01
时序约束概述
什么是时序约束？为什么需要时序约束？时序约束在FPGA设计流程中的位置。
概念入门
02
时序分析基础
建立时间与保持时间、时钟偏斜、时序路径的概念。
建立时间保持时间
03
时钟约束入门
create_clock命令详解、时钟周期与占空比、时钟组。
时钟create_clock
04
生成时钟约束
create_generated_clock命令、分频与倍频时钟、相位关系。
分频倍频
05
时钟不确定性约束
set_clock_uncertainty、时钟抖动与时钟偏移。
抖动偏移
06
输入延迟约束
set_input_delay、最大/最小延迟、系统同步与源同步接口。
输入延迟源同步
07
输出延迟约束
set_output_delay、外部负载模型、输出时序窗口。
输出延迟窗口
08
伪路径约束
set_false_path、异步时钟域处理、复位信号约束。
伪路径异步
09
多周期路径约束
set_multicycle_path、慢速路径优化、数据使能信号。
多周期优化
10
最大/最小延迟约束
set_max_delay、set_min_delay、组合逻辑约束。
组合逻辑边界
11
时钟域交叉约束
CDC同步器、set_clock_groups、异步FIFO约束。
CDC异步FIFO
12
时序例外优先级
不同约束的优先级规则、重叠约束处理、综合与实现差异。
优先级重叠
13
时序报告解读
Tcl脚本查看时序报告、建立时间违例分析、保持时间违例分析。
报告Tcl
14
时序收敛策略
流水线插入、寄存器平衡、逻辑复制、面积与速度权衡。
收敛流水线
15
XDC约束文件管理
XDC语法基础、约束文件组织结构、多文件管理。
XDC管理
16
Vivado时序约束流程
Vivado工程设置、约束向导使用、时序约束编辑器。
Vivado向导
17
Quartus时序约束流程
TimeQuest Timing Analyzer、SDC文件导入、时序报告查看。
QuartusTimeQuest
18
综合阶段时序约束
综合选项设置、综合后时序评估、综合策略选择。
综合策略
19
布局布线后时序优化
物理约束、区域约束、增量编译、时序驱动布局。
布局布线增量
20
时序约束调试技巧
常见违例原因分析、时序路径追踪、迭代优化方法。
调试迭代
21
SDRAM接口时序约束
SDRAM时序参数、读写延迟约束、数据眼图分析。
SDRAM眼图
22
DDR接口时序约束
DDR源同步接口、DQS信号约束、读写平衡约束。
DDRDQS
23
高速串行接口时序约束
SerDes约束、GTX/GTH收发器约束、时钟恢复电路。
SerDesGTX
24
异步复位同步释放约束
复位信号时序分析、异步复位约束方法、复位树设计。
复位同步释放
25
跨时钟域数据同步约束
握手协议约束、FIFO深度计算、双锁存器约束。
握手双锁存
26
时序约束脚本自动化
Tcl脚本编写、批量约束生成、自动化时序分析流程。
Tcl自动化
27
时序约束验证方法
形式化验证、静态时序分析、动态仿真对比。
验证STA
28
多时钟域复杂系统约束
多时钟域划分、时钟域交互约束、系统级时序收敛。
多时钟域系统级
29
时序约束与功耗优化
时序与功耗权衡、时钟门控约束、动态电压频率调整。
功耗门控
30
综合实战项目
基于AXI4总线的时序约束实战、从零构建约束文件、项目复盘总结。
AXI4实战