01
时序问题的本质
什么是建立时间与保持时间？为什么上板后时序会变差？
基础建立/保持
02
调试前的准备
必备工具清单（示波器、逻辑分析仪、脚本）、环境搭建与检查清单。
工具环境
03
读懂时序报告
如何看Setup/Hold Slack、关键路径定位、Worst Negative Slack解读。
时序分析Slack
04
时钟与复位问题
时钟抖动、时钟偏移、异步复位同步释放、毛刺检测。
时钟复位
05
I/O时序约束
Input Delay / Output Delay设置、虚拟时钟、多周期路径。
约束I/O
06
组合逻辑延迟优化
卡在组合逻辑怎么办？流水线插入、逻辑级数降低。
优化流水线
07
跨时钟域处理
同步器设计、FIFO深度计算、握手协议、单比特/多比特同步。
CDCFIFO
08
时序例外处理
False Path、Multicycle Path、Max Delay约束。
例外约束
09
片上变化与工艺角
PVT影响、片上变化(OCV)、Derating因子设置。
PVTOCV
10
电源完整性对时序的影响
IR Drop、地弹、去耦电容布局。
电源IR Drop
11
信号完整性
串扰、反射、端接、传输线效应。
SI端接
12
温度与散热
热漂移、温度梯度、散热方案对时序的影响。
热散热
13
逻辑分析仪实战
触发设置、采样深度、协议解码、波形分析。
逻辑分析仪调试
14
示波器测量技巧
眼图测量、抖动分析、上升时间测量。
示波器眼图
15
脚本自动化调试
Tcl脚本解析时序报告、Python批量跑时序、自动化对比。
脚本Tcl/Python
16
增量编译与ECO
小改动如何快速验证时序？增量布局布线、工程变更单。
ECO增量
17
多时钟域调试
多时钟域交互、异步FIFO深度验证、时钟门控。
多时钟门控
18
复位树分析
复位同步、复位撤销时间、复位毛刺。
复位同步
19
状态机时序问题
状态机跑飞、译码逻辑优化、One-Hot编码。
FSM编码
20
存储器接口时序
DDR读写时序、延迟锁定环(DLL)、眼图训练。
DDRDLL
21
高速串行接口
SerDes调试、CDR锁定、预加重与均衡。
SerDesCDR
22
片上调试工具
ChipScope/SignalTap使用、触发条件设置、存储深度。
调试FPGA
23
时序收敛策略
综合策略、布局策略、布线策略、物理综合。
收敛物理
24
多电压域设计
电压岛、电平转换器、电压降分析。
电压域电平
25
异步电路调试
脉冲同步、边沿检测、异步比较器。
异步同步
26
时序仿真与后仿真
SDF反标、时序仿真设置、仿真与实测对比。
仿真SDF
27
常见时序错误模式
数据路径过长、扇出过大、负载过重、布线拥塞。
错误扇出
28
团队协作调试
版本管理、问题追踪、调试日志、知识库建设。
协作管理
29
案例复盘
一个真实项目的时序问题从发现到解决的全过程。
案例实战
30
总结与进阶
时序调试方法论、持续学习路径、工具链进阶。
总结进阶