芯片设计与FPGA
AXI总线、AXI总线互连、Chiplet封装、DFT测试、EDA后端流程、FIFO缓存、FPGA
全部合集
点击标题进入目录,或筛选下方课程。
设计与系统开发 16 个合集
- 005-EDA后端流程20 门课程
课程示例:《EDA后端流程系统化学习》;《从零开始掌握布局布线》
- 007-FPGA20 门课程
课程示例:《DDR控制器设计与调试指南》;《DDR读写控制与实战演练》
- 008-FPGA图像加速20 门课程
课程示例:《AXI互连在图像加速中的应用》;《DDR读写与图像缓存实战》
- 009-FPGA高速收发器20 门课程
课程示例:《FPGA SerDes收发器数据通路优化》;《FPGA按键消抖电路开发与测试》
- 014-RTL状态机20 门课程
课程示例:《FPGA DDR读写控制状态机设计与验证》;《FPGA有限状态机设计与系统应用》
- 024-低功耗数字设计20 门课程
课程示例:《RTL代码规范入门必学》;《RTL级功耗优化方法工程应用》
- 029-流水线设计20 门课程
课程示例:《AXI4-Stream握手协议分析与性能优化》;《CPU寄存器堆与流水线协同设计》
- 032-状态机设计20 门课程
课程示例:《Python开发与项目实践》;《RTL状态机低功耗与时序优化》
- 036-RTL设计20 门课程
课程示例:《RTL代码风格与高质量设计实战》;《RTL设计与上板联调指南》
- 038-Vivado FPGA原型验证20 门课程
课程示例:《AXI互联在原型验证中的应用》;《AXI总线互联设计与调试》
- 041-Intel Agilex FPGA20 门课程
课程示例:《Agilex HLS与RTL混合设计的接口协同技巧》;《Agilex HLS开发与RTL协同的接口时序对齐方法》
- 042-OpenROAD 芯片后端设计20 门课程
课程示例:《OpenROAD 参数配置与约束设置指南》;《OpenROAD 后端实战练习项目》
- 043-t22ulp LVDS IP设计20 门课程
课程示例:《LVDS接口在t22ulp工艺下的IO电路驱动配置技巧》;《LVDS接口在t22ulp工艺下的前仿真与PVT仿真流程》
- 044-Vivado_FPGA原型验证20 门课程
课程示例:《AXI总线接口封装在Vivado中的时序收敛调试》;《SystemVerilog实现TLM适配器的覆盖率分析》
- 046-数字IC形式化验证与EDA验证20 门课程
课程示例:《AI芯片与SoC形式化验证方法》;《CDC跨时钟域形式化验证实战》
- 049-FPGA开发TSN时间敏感网络20 门课程
课程示例:《FPGA IEEE 802.1AS时间同步系统设计》;《FPGA PTP硬件时间戳与时钟同步系统》
制造工艺与器件 2 个合集
- 003-Chiplet封装20 门课程
课程示例:《Chiplet封装实战训练》;《Chiplet封装开发与项目实践》
- 039-台积电 18工艺放大器20 门课程
课程示例:《18工艺CMOS放大器入门》;《两级放大器稳定性优化》
测试与验证 6 个合集
- 004-DFT测试20 门课程
课程示例:《DFT测试实战问题解决课》;《DFT测试环境搭建全流程实战》
- 015-UVM验证20 门课程
课程示例:《SystemVerilog断言与UVM集成验证》;《UVM与SVA断言验证环境设计》
- 025-形式化验证20 门课程
课程示例:《仿真调试与覆盖收敛实战手册》;《仿真调试与覆盖收敛联合优化实战》
- 031-物理验证20 门课程
课程示例:《DRCLVSERC物理验证问题定位与修复实战》;《EDA后端物理验证全流程实战》
- 034-验证环境搭建20 门课程
课程示例:《SVA断言驱动芯片功能验证》;《SystemVerilog随机激励与功能覆盖闭环》
- 045-芯片物理验证DRC结果分析20 门课程
课程示例:《DRC修复方法实战:基于Calibre的版图错误修改流程》;《DRC报错定位与修复方法:基于ICV的工程案例》
其他专题 25 个合集
- 001-AXI总线20 门课程
课程示例:《AXI互连与SerDes接口实战》;《AXI互连架构与设计工程应用》
- 002-AXI总线互连20 门课程
课程示例:《AXI互连DMA传输设计实战》;《AXI互连工程开发实践》
- 006-FIFO缓存20 门课程
课程示例:《FIFO功能覆盖点构建》;《FIFO参数化设计方法》
- 010-HDMI与MIPI采集20 门课程
课程示例:《DDR读写与卷积加速采集方案实战》;《FPGA HDMI视频输出时序约束与调优》
- 011-HLS硬件加速20 门课程
课程示例:《AXI互连与HLS数据通路实战》;《DDR与HLS数据搬运及硬件加速》
- 012-PDN分析20 门课程
课程示例:《2.5D与3D封装PDN协同设计》;《PCB跨层互连PDN阻抗设计与优化》
- 013-PLL时钟20 门课程
课程示例:《PLL寄存器控制与时钟配置系统》;《PLL时钟RTL设计规范与验证》
- 016-Verilog20 门课程
课程示例:《AXI4互连总线设计与系统集成》;《AXI互连功能覆盖与验证工程实践》
- 017-Verilog开发20 门课程
课程示例:《AMBA总线接口握手机制工程应用》;《RTL代码综合与网表分析实战》
- 018-Vitis20 门课程
课程示例:《FPGA开发中的SerDes应用实战》;《FPGA开发中的仿真验证实战》
- 019-Vitis开发20 门课程
课程示例:《AXI互连接口设计与实战》;《AXI总线互联架构设计》
- 020-Vivado20 门课程
课程示例:《DDR读写控制器Vivado实现》;《DDR读写时序收敛实战技巧》
- 021-Vivado工程20 门课程
课程示例:《AXI互连总线开发与项目实践》;《AXI总线性能分析与优化》
- 022-Zynq20 门课程
课程示例:《AXI互连架构与流水线设计》;《AXI总线与DMA传输实战》
- 023-Zynq平台开发20 门课程
课程示例:《AXI互连总线协议工程应用》;《AXI总线性能调优实战》
- 026-断言与随机激励20 门课程
课程示例:《DFT测试与断言联合应用实战》;《UVM断言库高效使用指南》
- 027-时序收敛20 门课程
课程示例:《EDA后端时序违例精准修复实战》;《从时序违例到签核:STA实战路径全解析》
- 028-时序约束20 门课程
课程示例:《AXI互连时序约束实战技巧》;《FPGA SDC时序约束脚本开发与验证》
- 030-版图与DRC检查20 门课程
课程示例:《Calibre DRC结果分析与版图违例定位》;《DRC检查实战:从零到完整报告》
- 033-覆盖率分析20 门课程
课程示例:《Python开发与项目实践》;《SVA断言覆盖率建模与验证效率优化》
- 035-HLS20 门课程
课程示例:《HLS C/RTL协同仿真与时序约束验证》;《HLS DDR读写控制器设计实战》
- 037-AI芯片流片实战20 门课程
课程示例:《AI芯片设计问题解决手册》;《RTL设计高效编码技巧》
- 040-Eyeriss AI芯片架构20 门课程
课程示例:《Eyeriss数据流映射全解析》;《Eyeriss架构下的芯片部署方案》
- 047-芯片功耗分析与Redhawk实战20 门课程
课程示例:《IR Drop分析工程实践》;《IR Drop分析报告生成教程》
- 048-Cache一致性协议MESI与MOESI状态机详解20 门课程
课程示例:《CPU多核缓存一致性协议学习路径指南》;《CPU多核缓存同步MESI协议工程实践》
没有匹配的合集,请换一个关键词。
完整课程目录
逐页浏览全部课程目录(无需加载搜索)