### 第3章：叠层对称性设计
#### 3.1 对称结构——不仅仅是“看上去舒服”
很多新手画PCB，觉得叠层对称是“美学需求”。说白了，好看不一定好用。但叠层不对称，板子大概率会出问题。
我在项目中遇到过一块12层的板子，因为叠层设计没考虑对称，贴片后整板像弓一样弯。ATE测试时，探针死活压不准焊盘，良率直接掉到60%以下。
对称结构解决的核心问题是什么？其实就是控制应力。PCB在层压过程中，半固化片熔融再固化，树脂会流动。如果上下结构不对称，应力就不平衡。
- **应力失衡** → 板子翘曲
- **板子翘曲** → SMT焊接不良
- **焊接不良** → ATE测试误判
你以为只是“压合那点事”？其实贯穿了整个制造和测试流程。
所以不要小看对称。它不仅是物理平衡，更是电气性能稳定的前提。
---
#### 3.2 铜厚平衡——埋在板子里的“配重”
铜厚是叠层对称的第一道防线。我在ATE测试项目中见过最典型的错误，就是6层板，顶层铜厚2oz，底层只用了1oz。
你觉得问题不大？实际上一压合，板子直接朝铜薄的那一侧弯。因为你压合时，厚铜侧的半固化片填充空间小，树脂流动方向朝薄铜侧，冷却后，薄铜侧收缩更多。
**铜厚平衡的核心策略：**
- 信号层（L1、L6）铜厚必须一致
- 电源地平面层铜厚，成对出现时相同
- 特殊要求板（比如大电流）的厚铜层，尽量居中或对称放置
我给你们列个参考表：
| 层叠位置 | 推荐铜厚 | 平衡匹配层 | 备注 |
|----------|----------|------------|------|
| L1 / Ln（最外层） | 1oz 或 2oz 需一致 | Ln / L1 | 内外层铜厚必须相同 |
| L2 / Ln-1（内层参考平面） | 1oz 成对使用 | L3 / Ln-2 | 如果L2用1oz，L3不要用0.5oz |
| 大电流内层（如电源层） | 2oz或3oz | 需对称放置 | 在板厚方向居中更佳 |
铜厚平衡，没什么高科技，就是设计阶段多花五分钟核对。我曾经为了省成本，顶层2oz底层1oz，结果板子翘了，ATE无法测，最后重新投板，损失几万块。
这样的教训一次就够了。
---
#### 3.3 介质厚度匹配——不只是“绝缘”
介质厚度匹配，很多工程师容易忽视。他们认为只要走线阻抗符合就行，介质爱多厚多厚。
你想想看，介质厚度如果不对称，会出什么事？
同样的压合过程，厚的介质一侧，树脂填充多，收缩率大；薄介质一侧，树脂填充少，收缩率小。最终导致板子向薄介质侧弯曲。
**介质厚度匹配的黄金法则：**
1. 从板中心向两侧，介质厚度呈镜像分布
2. 核心层芯板厚度与半固化片厚度总和要匹配
3. 使用半固化片时，尽量用相同型号和层数
我在项目中遇到过一种情况：客户要求阻抗，我想当然把L2-L3的介质做厚，L4-L5用薄介质。结果阻抗没问题，板子却弯成弧形。
所以每当我们确定介质厚度，一定要做成对的：L1-L2 厚度 = Ln-1-Ln 厚度（近似相等）。这不难，但经常被忘记。
---
#### 3.4 翘曲控制策略——从设计源头抓起
翘曲不完全是制造的责任。设计端能做的事，其实很多。
**策略1：对称叠层是根基**
你前面读到的对称结构、铜厚、介质厚度，这些都是控制翘曲的前提。缺一不可。
**策略2：残铜率平衡**
同一层，残铜率越高，压合后半固化片填充越少。如果各层残铜率差异大，树脂流动不平衡，翘曲就来了。
我建议做“残铜率计算”。说白了，就是各层铜覆盖面积占总面积比例，尽量控制在一个差值范围内。
| 残铜率差异 | 翘曲风险 | 建议措施 |
|------------|----------|----------|
| < 5% | 低 | 正常设计 |
| 5% ~ 10% | 中 | 铺铜网格或增加假铜 |
| > 10% | 高 | 调整叠层或残铜分布 |
**策略3：使用对称的半固化片组合**
压合时，半固化片的玻璃布和树脂要对称放置。如果上半部用1×7628，下半部用2×2116，厚度可能匹配，但玻璃布型号不同，应力特性也不同。最好同型号左右对称。
---
#### 3.5 我踩过的叠层不对称的坑
我不藏私，给你讲三个真实教训。
**坑一：10层板，只配了4张半固化片**
那是一个高速数字板。我贪简单，叠了不对称的压合结构。板子一出，翘曲超过0.75%。SMT机识别不了，ATE测试更是一场灾难。最后是压合厂商帮我重做，加了对称的半固化片层。
**坑二：外层铜厚不对称**
已经讲过了，底层1oz顶层2oz。你猜怎么着？板子不仅翘，连焊接后的BGA连锡都偏。ATE测试短路开路一大堆。那次我被骂得够呛。
**坑三：把关键信号层放在次外层，回抄层不对称**
有一次，为了缩短走线，我把高速信号放在L3，而它的完整参考层L2和L4是不对称的。结果阻抗控制倒是没问题，但回流路径不一样，串扰严重。ATE测试时，误码率超标，查了三天。原因？叠层不对称导致的回流路径不对称，干扰了信号完整性。
所以我现在设计每块板子，首先画好叠层结构图，再检查对称性。做完这步，才算合格。
---
#### 本章核心总结
叠层对称性设计，是高速PCB的骨架。它影响：
- 制造良率
- SMT焊接
- ATE测试可靠性
- 长期可靠性
铜厚对称、介质厚度对称、残铜率对称、半固化片对称，做到了，至少绕过了一半的坑。
为了让你直观理解，我画了这张图：
对称性不是“锦上添花”，而是“生死线”。高速设计，ATE测试，离不开它。