第2章：PCB叠层结构基础
2.1 叠层概念与作用
说白了，叠层就是把芯板、半固化片、铜箔一层层压在一起。你想想看，一块多层板就像个千层饼，每一层都有它的使命。
叠层的作用？我总结了三条：
- 提供回路 — 信号要有返回路径，叠层决定了回流平面在哪层。
- 控制阻抗 — 介电常数、层间距直接锁死目标阻抗。
- 抑制串扰 — 相邻层走线垂直交叉，靠叠层隔离噪声。
我在项目中遇到过一块6层板，客户非要省一层GND平面。结果呢？高速总线眼图全关。叠层不是面积游戏，是信号完整性基石。
2.2 介质材料选择
介质材料决定了介电常数（Dk）、损耗因子（Df）、耐热性。最常用的是FR4和Rogers系列。选错材料？板子做到一半就报废。
| 参数 | FR4（标准） | Rogers（4003/4350） |
|---|---|---|
| Dk（典型） | 4.2～4.6 | 3.48～3.66 |
| Df（@1GHz） | 0.02左右 | 0.002～0.004 |
| 耐温 | 130°C～140°C（Tg） | >280°C（分解温度） |
| 适用场景 | ≤1GHz，普通数字/模拟 | >1GHz，射频/微波，高速差分 |
| 成本 | 低 | 高（约3~5倍） |
其实很多时候我们混压：内层用Rogers做关键高速层，外层用FR4降低成本。但要注意热膨胀系数不匹配——我曾经因为没算这个，回流焊后板子翘曲成锅盖。
2.3 铜箔厚度与粗糙度
铜箔厚度影响载流能力和阻抗。常见铜厚：0.5oz（18μm）、1oz（35μm）、2oz（70μm）。高速信号建议用1oz以下，因为铜箔越厚，侧蚀越严重，线宽控制越难。
粗糙度才是高频杀手。铜箔与树脂接触面有一层毛刺——你想想看，信号在铜表面高速跑，这些微凸起会反射、吸收能量，插损直接增大。我测过一组12Gbps信号，用标准铜箔插损比低粗糙度铜箔多0.3dB/inch。高频段效果更明显。
- RTF（反转处理铜箔） — 粗糙度0.5～1μm，适合10G以下。
- VLP（超低轮廓铜箔） — 粗糙度0.2～0.4μm，适合25G/56G PAM4。
- HVLP（高延伸超低轮廓） — 粗糙度≤0.2μm，112G时代标配。
我在项目中遇到过一块25G背板，原厂用标准铜箔，插损超标。换VLP铜箔后，插损降了15%。选铜箔时别只看厚度，粗糙度参数必须写进采购规范。
2.4 半固化片与芯板
芯板（Core）是双面覆铜的板材，半固化片（Prepreg）是未固化的玻纤布浸树脂。压制时半固化片融化、填满空隙，把芯板和铜箔粘在一起。
区别一：厚度稳定性。 芯板厚度公差±10%左右，半固化片压制后厚度更难控制。半固化片含胶量、玻璃布编织结构都会影响最终层厚。我曾因为用了含胶量偏低的半固化片，目标阻抗50Ω做出来只有44Ω，整板废掉。
区别二：Dk一致性。 半固化片的Dk随含胶量波动，而芯板更稳定。关键阻抗层最好用芯板做主介质。
区别三：填胶能力。 半固化片在高温高压下会流动，可填充间隙。我曾经设计一块板内层有盲槽，没控制半固化片流胶量，导致侧面溢胶短路。改善方法：在压合前用防溢胶围堵。
最后给你一个省成本的小技巧：如果设计走线密度不高，可以用两片薄芯板代替一片厚半固化片，阻抗控制更准，但总厚度会增加。你得权衡。
上图是一个6层高速叠层案例。注意半固化片和芯板的搭配：关键信号层（L1、L3、L6）紧邻完整参考平面（L3 GND、L5电源），中间夹着低流动度半固化片，保证压合厚度均匀。我曾经在类似叠层中把PP2改为全7628，结果阻抗偏差±8%，后来换成1080+7628组合才合格。