VIP20
本课程属于：041-Intel Agilex FPGA 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

基于Agilex的DDR4控制器与HPS数据交互实战

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
Agilex SoC架构概览
Agilex SoC系列芯片介绍 · HPS与FPGA架构 · DDR4子系统概述
AgilexSoC
02
DDR4内存技术基础
DDR4 SDRAM工作原理 · 关键时序参数（tRCD · tCL
DDR4内存技术基础
03
Agilex DDR4硬核控制器（HMC）介绍
HMC架构 · PHY层特性 · 支持的模式与配置
AgilexDDR4
04
HPS内存映射与地址空间
HPS地址映射机制 · FPGA-to-HPS桥接 · HPS-to-FPGA桥接
HPS内存映射
05
DDR4控制器IP配置（Platform Designer）
创建Platform Designe… · 添加DDR4 HMC IP · 配置参数（数据宽度
DDR4IP
06
DDR4初始化与校准流程
DDR4上电序列 · 初始化命令 · ZQ校准
DDR4初始化
07
HPS与FPGA共享DDR4内存模型
一致性与非一致性共享 · 缓存一致性协议 · MPU配置
HPSFPGA
08
FPGA侧DDR4读写接口（Avalon-MM）
Avalon-MM接口时序 · 命令与数据通道 · 突发传输
FPGADDR4
09
HPS侧DDR4访问（通过SDRAM控制器）
HPS SDRAM控制器寄存器 · 配置时序参数 · ECC支持
HPSDDR4
10
使用HPS DDR4作为FPGA数据缓冲区
乒乓缓冲机制 · 双缓冲设计 · 地址管理
HPSDDR4
11
DMA引擎与DDR4数据传输
FPGA内部DMA · HPS DMA控制器 · 描述符链
DMADDR4
12
FPGA-to-HPS桥接DDR4访问
桥接配置 · 地址转换 · 性能优化
FPGA-to-HPSDDR4
13
HPS-to-FPGA桥接DDR4访问
从HPS视角访问FPGA侧DDR4 · 延迟分析
HPS-to-FPGADDR4
14
DDR4带宽与延迟测量
使用Performance Coun… · 测量读写带宽 · 延迟测试方法
DDR4带宽
15
DDR4控制器调试与验证
Signal Tap逻辑分析 · HPS调试工具 · 常见问题排查
DDR4控制器调试
16
DDR4电源管理与功耗优化
DDR4电源域 · 自刷新模式 · 功耗估算
DDR4电源管理
17
DDR4 ECC（纠错码）实现
ECC原理 · Agilex ECC支持 · 单比特纠错与双比特检测
DDR4ECC
18
多端口DDR4控制器设计
多Avalon-MM端口 · 仲裁策略 · QoS设置
DDR4多端口
19
DDR4与HPS中断机制
DDR4控制器中断 · HPS中断控制器 · 中断服务程序
DDR4HPS
20
DDR4数据一致性维护
Cache刷新与失效 · 内存屏障指令 · 硬件一致性
DDR4数据一致性维护
21
DDR4时序约束与STA
FPGA时序约束 · DDR4接口时序分析 · Setup/Hold检查
DDR4STA
22
DDR4硬件设计注意事项
PCB布局 · 信号完整性 · 终端电阻
DDR4硬件设计注意事项
23
DDR4控制器固件开发
HPS裸机程序 · U-Boot DDR初始化 · Linux设备树配置
DDR4控制器固件开发
24
Linux下DDR4驱动开发
内存映射驱动 · DMA驱动 · 用户空间访问
LinuxDDR4
25
DDR4性能基准测试
使用memtest · 带宽测试工具 · 延迟测试工具
DDR4性能基准测试
26
DDR4与HPS数据交互实战案例1
视频帧缓冲（FPGA采集->DDR4…
DDR4HPS
27
DDR4与HPS数据交互实战案例2
高速数据采集（ADC->FPGA->…
DDR4HPS
28
DDR4与HPS数据交互实战案例3
神经网络加速器（FPGA推理->DD…
DDR4HPS
29
DDR4控制器故障诊断与恢复
常见错误类型 · 错误日志分析 · 系统恢复策略
DDR4控制器故障诊断
30
课程总结与进阶方向
Agilex下一代技术 · CXL内存扩展 · 异构计算趋势
课程总结进阶方向