VIP20

本课程属于：041-Intel Agilex FPGA 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Agilex HLS与RTL混合设计的接口协同技巧

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

Agilex FPGA架构概述

Agilex 7系列芯片架构 · HSSI收发器 · DSP模块

Intel HLS Compiler基础

HLS设计流程 · HLS与RTL对比 · HLS编译环境搭建

HLS组件接口类型

ap_uint/ap_int数据类型 · hls::stream流接口 · hls::FIFO

HLS组件接口类型

RTL模块封装为HLS组件

使用hls_rtl_wrapper · RTL黑盒(Black Box)封装 · 接口信号映射规则

HLS组件导出为RTL

HLS生成的RTL网表结构 · 顶层接口信号命名规则 · RTL仿真模型生成

混合设计中的时钟域协同

HLS与RTL时钟域划分 · 跨时钟域同步策略 · hls::clock与RTL时钟绑定

混合设计时钟域协同

复位策略与同步

HLS复位类型(同步/异步) · RTL复位信号连接 · 全局复位与局部复位

复位策略同步

AXI4-Stream接口协同

HLS中AXIS接口定义 · RTL端AXIS握手协议 · tvalid/tready/tdat…

AXI4-Stream接口协同

AXI4-Lite控制接口

HLS中AXI-Lite寄存器映射 · RTL端AXI-Lite从机实现 · 软件读写控制路径

AXI4-Lite控制接口

AXI4-Full数据接口

HLS中AXI-Master接口配置 · RTL端AXI-Slave实现 · 突发传输对齐

AXI4-Full数据接口

HLS与RTL内存共享

双端口BRAM共享 · M20K内存块分配 · hls

FIFO深度与握手协同

HLS中hls::FIFO深度配置 · RTL端FIFO实例化 · almost_full/empty信…

流水线接口匹配

HLS流水线II(Initiatio… · 寄存器切片插入 · 时序收敛技巧

流水线接口匹配HLS

数据宽度转换与对齐

HLS与RTL数据位宽不一致处理 · 位宽转换桥接逻辑 · 字节使能信号传递

数据宽度转换对齐

HLS与RTL联合仿真

VCS/QuestaSim联合仿真环… · HLS仿真模型生成 · RTL Testbench调用HLS…

接口时序约束与SDC

HLS生成的时序约束文件 · RTL端接口时序约束 · set_input_delay/se…

SDC接口时序约束

HLS与RTL协同综合

Quartus Prime中混合设计… · HLS组件综合属性传递 · RTL模块综合选项

HLS与RTL协同布局布线

物理约束传递 · 管脚分配协同 · 区域约束(Logic Lock)

HLS与RTL功耗优化

HLS功耗估计 · RTL时钟门控协同 · 数据使能信号传递

HLS与RTL调试接口

Signal Tap逻辑分析仪与HL… · HLS调试探针插入 · RTL调试核集成

HLS与RTL中断协同

HLS中断生成机制 · RTL中断控制器集成 · GIC(通用中断控制器)配置

HLS与RTL DMA协同

HLS中DMA接口设计 · RTL DMA控制器集成 · 描述符链管理

HLS与RTL PCIe接口协同

HLS与PCIe硬核接口 · RTL端PCIe DMA引擎 · TLP包处理

HLS与RTL Ethernet接口协同

HLS与Ethernet MAC接口 · RTL端GMII/RGMII接口 · 数据包处理流水线

HLS与RTL DDR内存控制器协同

HLS中DDR访问接口 · RTL端DDR控制器集成 · 地址映射与Bank管理

HLS与RTL HPS(硬核处理器)协同

HPS与FPGA桥接接口 · HLS加速器与ARM通信 · AXI桥配置

HLS与RTL视频处理流水线协同

HLS视频接口(video.h) · RTL端视频时序生成 · 像素数据格式转换

HLS与RTL数字信号处理协同

HLS DSP库调用 · RTL端DSP模块例化 · 乘累加链协同

HLS与RTL安全与可靠性设计

HLS与RTL错误检测接口 · ECC内存协同 · 看门狗定时器集成

AI推理加速器混合设计 · RTL实现池化层 · AXI-Stream数据流协同