3. Agilex DDR4 硬核控制器（HMC）介绍

Agilex 系列 SoC 集成了 Intel 第 3 代 HyperFlex 架构，其 DDR4 硬核控制器（HMC，Hard Memory Controller）是连接 FPGA 逻辑与外部 DDR4 SDRAM 的关键桥梁。HMC 不仅提供符合 JEDEC 标准的协议层，还集成了高性能 PHY 层，支持从 2666 MT/s 到 3200 MT/s 的数据速率。本章深入解析 HMC 的内部架构、PHY 层特性以及支持的工作模式与配置选项。

3.1 HMC 整体架构

HMC 由三个主要层次构成：事务层（Transaction Layer）、命令层（Command Layer）和 数据层（Data Layer），它们协同工作以隐藏 DDR4 协议的复杂性，为 FPGA 逻辑提供统一的 Avalon-MM 或 AXI 接口。

架构要点： HMC 内部采用流水线设计，支持未完成事务（Outstanding Transactions）和重排序（Reordering），以最大化内存带宽利用率。
HMC 三层架构与数据流 事务层（Transaction Layer） Avalon-MM / AXI 接口 · 地址映射 · 命令重排序 · 未完成事务管理 命令层（Command Layer） JEDEC 命令调度 · 时序参数管理 · 刷新/预充电/激活控制 数据层（Data Layer） 数据通路 · ECC 校验 · 写数据掩码 · 读数据对齐 HMC 内部流水线深度可配置，支持 4~16 个未完成事务，有效隐藏 DDR4 行激活与预充电延迟

3.2 PHY 层特性

HMC 集成的 PHY 层采用 硬核 PHY 实现，支持 DDR4 的物理层要求，包括 DQ/DQS 信号完整性、片内端接（ODT）和动态电压调节。关键特性如下：

特性 说明 典型值/范围
数据速率 支持 DDR4-2666 / 2933 / 3200 2666 ~ 3200 MT/s
DQ 宽度 每通道可配置为 x8 / x16 / x32 8 ~ 32 bit
ODT 控制 动态片内端接，支持 RZQ/4、RZQ/2 60Ω / 120Ω / 240Ω
写均衡 自动校准 DQS 与 CK 相位 硬件自动完成
读均衡 补偿 DQ-DQS 偏移 精度 ±1.5 ps
VREF 训练 动态 VREF 调节，提升读窗口 0.5 × VDDQ ± 5%
设计提示： Agilex HMC PHY 支持 自适应均衡（Adaptive Equalization），在高速率下自动补偿 PCB 走线损耗，建议在布局阶段预留足够长的 DQS 走线以满足均衡训练窗口。

3.3 支持的模式与配置

HMC 支持多种工作模式，以适应不同应用场景的带宽、延迟和功耗需求。以下列出核心模式及其配置要点：

3.3.1 内存模式

  • Normal Mode： 标准 DDR4 读写操作，支持突发长度 8（BL8）和突发截断。
  • ECC Mode： 启用内置 ECC（单比特纠错，双比特检测），数据宽度扩展为 40 bit（32 bit 数据 + 8 bit ECC）。
  • Low-Power Mode： 支持 DDR4 低功耗状态（Power-Down、Self-Refresh），由 HMC 自动管理。

3.3.2 接口协议

协议 数据宽度 最大频率 典型延迟
Avalon-MM 32 / 64 / 128 / 256 bit 400 MHz 6 ~ 10 周期
AXI-4 32 / 64 / 128 / 256 bit 400 MHz 8 ~ 14 周期

3.3.3 多通道配置

Agilex HMC 支持最多 4 个独立通道，每个通道可独立配置为不同的 DDR4 设备类型和时序参数。通道间支持 交错访问（Interleaving）以提升总带宽。

HMC 多通道配置示例（4 通道交错） FPGA 用户逻辑 Avalon-MM AXI-4 HMC 事务层 命令层 数据层 CH0 DDR4 CH1 DDR4 CH2 DDR4 CH3 DDR4 通道交错粒度：64B / 128B / 256B 总带宽 = 单通道带宽 × 通道数 支持独立时序配置，兼容不同 DDR4 颗粒

3.4 配置流程与关键参数

在 Quartus Prime 中配置 HMC 时，需通过 Platform Designer（原 Qsys）例化 HMC 硬核 IP。以下为关键配置步骤：

  1. 选择内存类型： DDR4 SDRAM，指定数据速率（如 3200 MT/s）。
  2. 配置数据宽度： 根据 FPGA 逻辑接口需求选择 32/64/128/256 bit。
  3. 设置时序参数： 包括 tRCD、tRP、tRAS、tRFC 等，需与 DDR4 颗粒数据手册一致。
  4. 启用 ECC： 若需要，勾选 ECC 选项，数据宽度自动扩展。
  5. 配置 PHY 训练选项： 写均衡、读均衡、VREF 训练使能。
  6. 生成并验证： 生成 HDL 代码，运行时序分析确保 PHY 时序收敛。
常见配置陷阱：
  • 忽略 tFAW 和 tRRD 限制，导致刷新周期冲突。
  • ODT 设置与 PCB 拓扑不匹配，引起信号反射。
  • 未正确设置 DQS 偏斜补偿，导致读数据眼图闭合。

3.5 性能指标参考

配置 理论带宽 实际效率（典型） 延迟（读）
单通道 x32 @ 3200 MT/s 12.8 GB/s 75% ~ 85% ~30 ns
双通道 x32 @ 3200 MT/s 25.6 GB/s 70% ~ 80% ~35 ns
四通道 x32 @ 3200 MT/s 51.2 GB/s 65% ~ 75% ~40 ns

实际效率受访问模式、行切换频率和刷新开销影响。对于连续大块数据传输，效率可接近 90%；随机小粒度访问则可能降至 50% 以下。

← 上一章 📖 返回目录 下一章 →