VIP20
本课程属于：041-Intel Agilex FPGA 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

Agilex HLS开发与RTL协同的接口时序对齐方法

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
Agilex HLS与RTL协同概述
Agilex FPGA架构特点 · HLS开发流程简介 · RTL设计优势
AgilexHLS
02
接口时序基础概念
建立时间 · 保持时间 · 时钟偏斜
接口时序基础概念建立时间
03
HLS接口综合原理
HLS如何将C/C++函数接口综合为… · ap_ctrl_hs/ap_ctrl…
HLS接口综合原理
04
RTL接口设计规范
同步接口设计原则 · 异步接口处理 · 握手信号（valid/ready）的…
RTL接口设计规范
05
HLS与RTL接口映射
数据类型匹配 · 位宽对齐 · 数组接口的映射方式（ap_fifo/…
HLSRTL
06
时序对齐问题分析
跨时钟域问题 · 组合逻辑延迟 · 扇出过大导致的时序违例
时序对齐问题分析跨时钟域问题
07
Agilex HLS的接口时序约束
set_input_delay/se… · 综合策略选择
AgilexHLS
08
RTL侧时序约束方法
Synopsys Design Co… · 多周期路径约束 · 虚假路径约束
RTL侧时序约束方法
09
协同仿真环境搭建
VCS/QuestaSim与HLS联… · 波形查看 · 时序报告分析
协同仿真环境搭建VCS/QuestaSi…
10
HLS流水线接口设计
pipeline指令对接口时序的影响 · II（Initiation Inte…
HLS流水线接口设计
11
RTL流水线握手协议
valid/ready信号的对齐 · backpressure处理 · deadlock避免
RTL流水线握手协议
12
数据流接口对齐
streaming接口（axis）在… · tlast/tkeep信号处理
数据流接口对齐streaming
13
内存接口时序对齐
HLS中的DDR/BRAM接口 · RTL侧内存控制器时序 · 读写延迟匹配
内存接口时序对齐HLS
14
寄存器接口对齐
HLS中的ap_none/ap_ov… · RTL侧寄存器读写时序
寄存器接口对齐HLS
15
中断接口对齐
HLS中断生成 · RTL中断控制器接口 · 中断响应时序
断接口对齐HLS
16
时钟域交叉（CDC）处理
HLS中的async信号 · RTL中的双级同步器 · 握手同步
CDC时钟域交叉
17
复位信号对齐
HLS复位策略 · RTL异步复位同步释放 · 复位时序要求
复位信号对齐HLS
18
接口时序优化技巧
寄存器插入 · 逻辑复制 · 重定时（retiming）
接口时序优化技巧寄存器插入
19
HLS接口时序报告解读
HLS生成的时序报告 · 关键路径分析 · WNS（Worst Negative…
HLS接口时序报告解读
20
RTL时序报告联合分析
Quartus Prime时序分析器 · 跨模块时序路径 · 接口路径约束
RTL时序报告联合分析
21
多速率接口对齐
不同时钟域接口的数据速率匹配 · 弹性缓冲设计
多速率接口对齐不同时钟域接口的…
22
AXI4-Stream接口对齐
HLS中的hls::stream · RTL中的AXIS协议 · tready/tvalid对齐
AXI4-Stream接口对齐
23
AXI4-Lite接口对齐
HLS中的ap_bus协议 · RTL中的AXI4-Lite从机接口 · 地址/数据时序
AXI4-Lite接口对齐
24
AXI4-Full接口对齐
HLS中的axi_master接口 · RTL中的AXI4主机接口 · 突发传输时序
AXI4-Full接口对齐
25
接口时序验证方法
形式化验证 · 动态仿真 · 时序仿真
接口时序验证方法形式化验证
26
常见时序违例案例
HLS输出延迟过大 · RTL输入建立时间不足 · 跨时钟域同步失败
常见时序违例案例HLS
27
时序对齐调试工具
Quartus Prime Chip… · Signal Tap逻辑分析仪 · HLS调试器
时序对齐调试工具Quartus
28
Agilex硬核IP接口对齐
PCIe · Ethernet · DDR4硬核IP与HLS/RTL的接…
AgilexIP
29
性能与面积权衡
接口时序优化对资源消耗的影响 · 流水线深度与延迟的平衡
性能面积权衡
30
综合案例
HLS与RTL协同的FFT加速器接口…
综合案例HLS