首页
›
芯片设计与FPGA
›
030-版图与DRC检查
›
《跨层互连设计与规则检查精讲》
VIP20
本课程属于:030-版图与DRC检查
芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
跨层互连设计与规则检查精讲
📚 共计 30 章节
01
跨层互连概述
什么是跨层互连 · 芯片设计重要性 · 3D IC / 异构集成 / 多芯片模组
概念
应用场景
02
互连物理层基础
金属层与通孔 · 介电常数 · RC模型 · Elmore延迟
物理
RC
03
互连电气特性
信号完整性 · 串扰机理 · 电源完整性 · EMI屏蔽
SI
PI
EMI
04
跨层互连架构
NoC · 总线与点对点 · 分层拓扑 · 时钟同步
架构
NoC
05
互连设计规则 (DRC) 基础
宽度/间距/包围 · 天线效应 · 金属密度规则
DRC
规则
06
跨层DRC规则详解
对准规则 · 层间间距 · 堆叠通孔 · 密封环
3D
对准
07
规则检查 (DRC) 流程
GDSII/OASIS · 检查/报告/调试 · sign-off标准
流程
Sign-off
08
电气规则检查 (ERC)
浮动节点 · 驱动冲突 · 电源短路 · 工具与修复
ERC
电气
09
天线效应与检查
天线比率 · 检查方法 · 跳线/二极管修复
天线
可靠性
10
互连寄生参数提取
场求解器 · DSPF/SPEF · 时序影响 · 精度权衡
寄生
提取
11
信号完整性 (SI) 检查
过冲/下冲 · TDR/眼图 · 阻抗控制 · 修复技术
SI
眼图
12
串扰分析与检查
噪声模型 · 延迟分析 · 耦合长度 · 屏蔽/间距调整
串扰
耦合
13
电源完整性 (PI) 检查
IR Drop · 电迁移EM · 电源环/去耦电容
PI
EM
14
时序约束与跨层时序检查
setup/hold · 跨层建模 · CTS · 时序工具
时序
CTS
15
跨层互连可靠性
电迁移 · 热应力 · 湿度防护 · 加速测试
可靠性
EM
16
3D IC互连技术
TSV · 微凸块 · 混合键合 · 热管理
3D IC
TSV
17
异构集成互连
CoWoS · FOWLP · Interposer · 规则检查挑战
异构
封装
18
多芯片模组 (MCM) 互连
基板设计 · 键合线/倒装焊 · MCM规则 · SI
MCM
基板
19
光互连技术
片上光互连 · 波导/调制器 · 光电转换 · 设计规则
光互连
硅光
20
射频 (RF) 互连设计
阻抗匹配 · S参数 · 接地/屏蔽 · RF与数字共存
RF
S参数
21
高速数字互连设计
传输线效应 · 阻抗控制 · 差分信号 · IBIS模型
高速
IBIS
22
互连设计自动化 (EDA)
工具链 · SVRF/TCL · 脚本化检查 · AI应用
EDA
脚本
23
规则检查脚本编写
SVRF语言 · DRC/ERC示例 · 调试与优化
SVRF
脚本
24
互连设计实例
跨层设计流程 · 规格到GDSII · 检查迭代 · 复盘
实例
流程
25
先进工艺节点互连挑战
FinFET/GAA · 超低k介质 · EUV光刻 · DRC复杂度
先进工艺
EUV
26
互连测试与可测试性 (DFT)
边界扫描 · BIST · 故障模型 · DFT规则
DFT
测试
27
互连良率与可制造性 (DFM)
良率因素 · 冗余通孔 · OPC · 良率预测
DFM
良率
28
跨层互连标准与协议
PCIe/DDR/HBM/UCIe · 合规性 · IP复用
标准
UCIe
29
互连设计项目管理
团队协作 · 版本控制 · 报告管理 · 设计评审
管理
签核
30
未来趋势与总结
量子/神经形态/太赫兹互连 · 进阶路径
前沿
总结
所属VIP或分类
同VIP:Calibre-DRC结果分析与版图违例定位
同VIP:DRC检查实战:从零到完整报告
同VIP:OpenROAD开源流程DRC全流程实战