VIP20
本课程属于:030-版图与DRC检查 芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

Calibre DRC结果分析与版图违例定位

📚 共计 30 章节
01
DRC基础概念
什么是DRC、DRC在芯片设计流程中的位置、DRC规则文件(SVRF/TF)简介
概念流程
02
DRC报告初识
报告结构(Header/Summary/Detail)、常见错误类型:间距、宽度、面积违例
结构类型
03
DRC工具介绍
Calibre/ICV/Assura特点、命令行与GUI运行方式
工具Calibre
04
DRC规则解读
规则描述、层级与派生规则、变量与参数
规则层级
05
DRC报告解析
从海量错误中提取关键信息、坐标与层次定位、分类统计
解析统计
06
DRC错误分类
短路、断路、间距、宽度、密度等
分类短路
07
短路问题定位
典型表现、高亮与追踪功能、案例分析
短路追踪
08
断路问题定位
典型表现、金属线断裂与通孔丢失区分、案例
断路通孔
09
间距违例定位
最小间距规则、同层/异层间距、边缘与角间距
间距边缘
10
宽度与面积违例
最小宽度、最小面积、天线效应检查
宽度天线
11
密度规则检查
金属密度、通孔密度、密度填充(Fill)策略
密度Fill
12
层次与派生规则
层次运算(AND/OR/NOT/SIZE)、派生层生成与检查
层次派生
13
DRC调试技巧
使用RVE调试、图形化定位错误
RVE调试
14
DRC脚本与自动化
Tcl/Perl脚本批量处理报告、自动分类统计
脚本自动化
15
DRC与LVS联动
DRC与LVS关系、联合调试方法
LVS联合
16
DRC修复策略
常见修复方法:拉大间距、加宽线宽、插入通孔
修复策略
17
DRC迭代优化
高效修复迭代、减少轮次、优先级排序
迭代优化
18
DRC与设计规则
设计规则与工艺节点、先进工艺(7nm/5nm)挑战
工艺先进节点
19
DRC报告可视化
Python/Perl生成统计图表、热力图、分布图
可视化图表
20
DRC与ECO
工程变更单中的DRC检查、ECO后修复流程
ECO变更
21
DRC与IP集成
第三方IP的DRC检查、集成时问题处理
IP集成
22
DRC与模拟版图
模拟版图特殊性、匹配结构、保护环检查
模拟保护环
23
DRC与数字后端
数字后端流程、布线后修复、时钟树DRC
数字后端时钟树
24
DRC与物理验证
在物理验证中角色、与ERC/ANT配合
物理验证ERC
25
DRC规则开发
编写简单DRC规则、规则调试与验证
开发SVRF
26
DRC与工艺迁移
工艺迁移时规则转换、常见问题与应对
迁移转换
27
DRC与良率
DRC与芯片良率关系、关键区域分析与提升
良率关键区域
28
DRC案例实战一
典型数字模块DRC问题全流程分析与修复
数字实战
29
DRC案例实战二
典型模拟模块DRC问题全流程分析与修复
模拟实战
30
DRC总结与进阶
DRC工程师技能树、学习资源、未来趋势(机器学习)
总结ML