VIP20

本课程属于：028-时序约束 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

误码测试中的时序约束应用

📚 共计 30 章节

误码测试基础

误码率定义 · 误码测试原理 · 误码仪基本架构

基础误码率

时序约束入门

时序约束概念 · 建立时间与保持时间 · 时序路径分类

时钟约束实战

create_clock详解 · 时钟不确定性 · 时钟延迟与抖动

输入输出延迟约束

set_input/output_delay · 虚拟时钟 · 系统同步约束

误码测试中的时序分析

眼图与时序裕量 · 误码率与时序关系 · 抖动容限测试

异步时钟域处理

跨时钟域同步 · FIFO设计 · 异步复位同步释放

时序例外约束

set_false_path · set_multicycle_path · set_max_delay

综合与布局布线中的时序

综合策略 · 布局布线优化 · 时序收敛技巧

时序仿真与验证

后仿真 · 时序仿真 · STA与仿真的区别

高速接口时序

DDR接口时序 · SerDes接口 · 源同步与系统同步

误码测试平台搭建

测试向量生成 · 错误注入 · 自动化测试脚本

自动化脚本

抖动与噪声分析

随机抖动 · 确定性抖动 · 总抖动与浴盆曲线

时钟恢复电路(CDR)时序

CDR工作原理 · 相位噪声 · 抖动传递函数

均衡与预加重

信道损耗 · CTLE · FFE · DFE对时序的影响

误码测试标准

IEEE 802.3 · OIF-CEI · PCIe · SATA时序要求

时序裕量预算

链路预算 · 最差情况分析 · 统计时序分析(SSTA)

片上变化(OCV)与时序

OCV概念 · derating因子 · AOCV/POCV

温度与电压对时序的影响

PVT变化 · 温度反相 · 电压降(IR Drop)

串扰与时序

串扰噪声 · 串扰延迟 · 屏蔽与间距

电源完整性对时序的影响

同步开关噪声(SSN) · 电源纹波 · 去耦电容

时序约束文件管理

SDC文件编写 · 版本控制 · 约束复用

SDC版本管理

误码测试数据分析

误码率曲线拟合 · 眼图模板 · 统计分析方法

数据分析模板

高速PCB设计中的时序

走线长度匹配 · 阻抗控制 · 过孔影响

封装与芯片互连时序

封装寄生参数 · 芯片间互连 · 3D封装时序

可测试性设计(DFT)中的时序

扫描链时序 · BIST · 边界扫描

时序收敛方法论

时序报告解读 · 关键路径优化 · 迭代流程

误码测试与调试工具

示波器 · 误码仪 · TDR · VNA在时序测试中的应用

新兴技术中的时序挑战

112Gbps PAM4 · Chiplet · 硅光子互连

时序约束自动化

Tcl脚本自动化 · 机器学习在时序优化中的应用

综合案例：从规格到误码测试

完整时序约束流程 · 规格到误码测试闭环