3、时钟约束实战：create_clock命令详解、时钟不确定性、时钟延迟与抖动

时钟，说白了就是数字电路的「心跳」。没有它，整个系统就是一盘散沙。我刚开始做FPGA设计那会儿，总觉得时钟约束就是随便写个频率完事。直到有一次，板子跑起来数据老是出错，查了三天才发现是时钟约束没写对。嗯，从那以后我再也不敢小看这个环节了。

3.1 create_clock 命令详解

这个命令，是我们做时序约束最常用的工具。它的作用就是告诉工具：嘿，这里有个时钟，频率多少，占空比怎样，从哪个端口进来。

基本语法长这样：

create_clock -name <时钟名> -period <周期> [ -waveform <上升沿 下降沿> ] [ -add ] [ <源对象> ]

我给大家拆开讲讲每个参数：

• -name：给时钟起个名字。我习惯用 clk_xxx 的格式，比如 clk_sys、clk_eth。好记，也方便后面引用。
• -period：时钟周期，单位是 ns。比如 10ns 对应 100MHz，5ns 对应 200MHz。
• -waveform：定义上升沿和下降沿的位置。默认是 0 和 period/2，也就是 50% 占空比。
• -add：如果同一个端口上已经定义了时钟，加这个参数可以再定义一个。我遇到过有人忘了加，结果新时钟把旧的覆盖了，查了半天。
• 源对象：时钟从哪个端口或引脚进来。可以是 get_ports 或 get_pins。

举个例子：

# 定义一个 100MHz 的时钟，从 clk_in 端口进来
create_clock -name clk_sys -period 10.0 [get_ports clk_in]

# 定义一个 50MHz、占空比 60% 的时钟
create_clock -name clk_50m -period 20.0 -waveform {0 12} [get_ports clk_in2]

3.2 时钟不确定性（Clock Uncertainty）

时钟不确定性，说白了就是「时钟到达时间的不确定性」。你想想看，时钟从源头到每个触发器，路径长度不一样，中间还有各种门电路，到达时间肯定有偏差。

这个参数在约束里怎么用？看这里：

set_clock_uncertainty -setup 0.2 [get_clocks clk_sys]
set_clock_uncertainty -hold 0.1 [get_clocks clk_sys]

setup 和 hold 的区别，我简单说一下：

• -setup：建立时间的不确定性。这个值越大，留给数据稳定建立的时间就越少。一般设 0.1-0.3ns。
• -hold：保持时间的不确定性。这个值越大，数据需要保持稳定的时间就越长。一般比 setup 小一些。

我曾经遇到一个案例：一个 200MHz 的设计，setup 不确定性设了 0.5ns。结果工具报告一堆时序违规，怎么优化都过不了。后来我把不确定性降到 0.15ns，问题就解决了。其实芯片本身没那么差，是约束太悲观了。

3.3 时钟延迟（Clock Latency）

时钟延迟，就是时钟从源头到触发器的时间。它分两种：

• 源延迟（Source Latency）：从时钟源到芯片引脚的时间。
• 网络延迟（Network Latency）：从芯片引脚到触发器的时间。

约束命令是这样的：

set_clock_latency -source 1.5 [get_clocks clk_sys]
set_clock_latency 0.8 [get_clocks clk_sys]

注意看，-source 表示源延迟，不加就是网络延迟。这两个值加起来，就是总延迟。

3.4 时钟抖动（Clock Jitter）

时钟抖动，就是时钟边沿在时间轴上的随机摆动。它不像延迟那样是固定的，而是随机的、不可预测的。

抖动分两种：

• 周期抖动（Period Jitter）：每个周期的长度变化。这个影响建立时间。
• 相位抖动（Phase Jitter）：边沿位置的随机偏移。这个影响保持时间。

约束写法：

set_clock_jitter -setup 0.05 [get_clocks clk_sys]
set_clock_jitter -hold 0.03 [get_clocks clk_sys]

嗯，这里要注意：抖动值一般比不确定性小一个数量级。比如不确定性设 0.2ns，抖动设 0.05ns 就差不多了。

3.5 知识体系总览

说了这么多，我画个图帮大家理一理思路：

这张图把时钟约束的三个核心部分串起来了。你想想看，create_clock 是定义时钟的「骨架」，不确定性是给时序分析留出「安全余量」，延迟和抖动则是描述时钟在真实世界中的「行为」。三者缺一不可。

好了，这一章的内容就这些。记住，时钟约束是时序分析的基础，基础打牢了，后面的路才好走。