01
时序约束基础概念
什么是时序约束 · 建立时间与保持时间 · 时序路径组成
基础STA
02
时钟约束详解
create_clock · 时钟组 · 虚拟时钟 · 生成时钟
时钟SDC
03
输入输出延迟约束
set_input/output_delay · 最大最小延迟 · 源同步接口
IO约束
04
时序例外与多周期路径
false_path · multicycle_path · 异步时钟域处理
例外CDC
05
图像传感器接口时序分析
MIPI D-PHY · LVDS · 像素时钟 · 实战案例
MIPILVDS
06
时序约束验证与调试
时序报告解读 · 关键路径 · 收敛技巧 · 违例修复
调试收敛
07
多时钟域设计与约束
跨时钟域同步 · FIFO深度 · 异步FIFO · CDC验证
CDCFIFO
08
SDC约束文件编写规范
SDC语法 · 组织结构 · Tcl脚本 · 版本控制
SDCTcl
09
静态时序分析（STA）原理
STA vs 仿真 · 时序弧 · OCV/PVT · 片上变异
STAOCV
10
图像采集系统整体时序架构
时钟规划 · 延迟预算 · 流水线平衡 · 带宽计算
架构规划
11
DDR存储器接口时序约束
DDR读写 · DQ/DQS · 眼图 · Write/Read Leveling
DDR眼图
12
高速串行接口时序约束
SerDes · PCIe/GTP · CDR · 抖动分析
SerDesPCIe
13
FPGA内部时序约束技巧
LUT/FF优化 · 布线拥塞 · 寄存器复制 · Pblock
FPGA优化
14
图像处理流水线时序优化
像素流水线 · 乘法器树 · 行缓冲 · DSP48
流水线DSP
15
视频时序标准与约束
VESA/CEA · Blank间隔 · 视频时钟 · 同步对齐
视频标准
16
低功耗时序约束
时钟门控 · 电源域切换 · DVFS · 功耗感知STA
低功耗门控
17
时序约束自动化脚本
Tcl批量生成 · 参数化模板 · 报告解析 · 覆盖率
自动化Tcl
18
多FPGA系统时序约束
片间同步 · 源同步 · 延迟补偿 · 分布式时钟
多FPGA同步
19
时序约束与后端实现
综合策略 · 布局布线 · 物理约束 · 增量编译
后端P&R
20
图像传感器配置接口时序
I2C/SPI · 寄存器配置 · 上电时序 · 初始化序列
I2CSPI
21
MIPI CSI-2协议时序约束
Lane速率 · LP/HS切换 · EoT/SoT · 数据包间隔
CSI-2MIPI
22
时序约束文档化与评审
注释规范 · 时序预算表 · 评审清单 · 团队协作
文档评审
23
时序约束调试工具使用
Vivado · Quartus · PrimeTime · GUI/TCL
工具调试
24
图像采集系统板级时序
PCB走线延迟 · 传输线 · 阻抗匹配 · 板级仿真
板级PCB
25
时序约束与仿真验证
前仿/后仿 · 时序仿真 · SDF反标 · 门级仿真
仿真SDF
26
特殊场景时序约束
复位信号 · 异步复位同步释放 · glitch-free mux · DFT
复位DFT
27
时序约束性能评估指标
WNS/TNS/WHS/THS · 收敛标准 · 裕量分配 · 迭代
指标WNS
28
实战案例一：1080p@60fps HDMI
HDMI输入采集 · 时钟树 · 约束实现 · 调试过程
HDMI1080p
29
实战案例二：4K@30fps MIPI
多Lane对齐 · 带宽瓶颈 · 约束收敛 · 4K摄像头
4KMIPI
30
课程总结与进阶方向
知识体系回顾 · 常见误区 · 学习资源 · 未来趋势
总结进阶