VIP20

本课程属于：028-时序约束 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

从零掌握时序约束核心技能

📚 共计 30 章节

时序分析基础

什么是时序约束？为什么需要时序约束？数字电路中的时间概念（建立时间、保持时间、传输延迟）。

什么是时序路径？路径的起点与终点（寄存器到寄存器、输入到寄存器、寄存器到输出、输入到输出）。

时钟的定义与特性（周期、占空比、抖动、偏斜）。时钟的同步与异步概念。

创建时钟 (create_clock)

语法详解、主时钟与虚拟时钟、时钟的波形定义。

生成时钟 (generate_clock)

分频时钟、倍频时钟、时钟的派生关系。

时钟组与时钟域

set_clock_groups、异步时钟域的处理、CDC（时钟域交叉）基础概念。

输入延迟约束 (set_input_delay)

概念、最大值与最小值、参考时钟的选择。

输出延迟约束 (set_output_delay)

概念、最大值与最小值、参考时钟的选择。

输入输出延迟建模

外部器件模型、系统同步与源同步接口的区别。

伪路径约束 (set_false_path)

什么是伪路径？何时使用伪路径？实际案例分析。

多周期路径约束 (set_multicycle_path)

概念、建立时间与保持时间的多周期设置、实际应用场景。

多周期建立/保持

最大/最小延迟约束

set_max_delay / set_min_delay 使用场景、与多周期路径的区别。

时钟不确定性约束

set_clock_uncertainty：时钟抖动、时钟偏斜、裕量的设置。

时钟延迟约束

set_clock_latency：源延迟与网络延迟、时钟树综合前后的区别。

时序例外综合

如何组合使用false_path、multicycle_path、max/min_delay解决复杂问题。

时序约束文件管理

SDC文件结构、Tcl脚本基础、模块化约束管理。

时序库基础 (Liberty)

库单元模型、时序弧、查找表（NLDM/CCS）。

set_driving_cell、set_load、set_fanout_load、set_operating_conditions。

线负载模型与寄生参数

线负载模型（WLM）、寄生参数提取（SPEF）基础。

片上变异 (OCV)

OCV概念、derate因子设置（set_timing_derate）、AOCV/POCV简介。

时序报告解读

report_timing命令详解、路径分组、slack分析、关键路径识别。

时序收敛策略

从综合到布局布线、优化技术（逻辑综合优化、物理综合优化）。

综合中的时序约束

Design Compiler中的约束应用、综合策略与脚本示例。

布局布线中的时序约束

ICC2/Innovus中的约束应用、时钟树综合（CTS）与约束的关系。

功耗与面积权衡

时序与功耗的平衡、多阈值单元（HVT/SVT/LVT）的选择。

功耗多阈值

跨时钟域设计 (CDC)

同步器设计、握手协议、FIFO设计、CDC验证方法。

异步复位、同步复位、复位同步器、复位树的时序约束。

I/O接口时序约束

DDR接口、SDR接口、源同步接口的约束方法。

静态时序分析 (STA) 流程

STA工具流程、与动态仿真的区别、STA的局限性。

综合实战项目

一个完整SoC芯片的时序约束实战（从SDC编写到时序收敛）。