01
PLL基础概念
锁相环核心组成：PFD、CP、LF、VCO、Divider，锁定过程详解
入门核心
02
PLL关键指标
频率范围、锁定时间、相位噪声、抖动、功耗、面积
指标设计
03
PLL应用场景
时钟生成、时钟恢复、频率合成、调制解调
应用系统
04
PLL类型详解
整数/小数分频PLL、数字PLL、全数字PLL
架构分类
05
鉴频鉴相器(PFD)设计
工作原理、死区问题、电路实现、Verilog代码
数字代码
06
电荷泵(CP)设计
工作原理、电流失配、噪声分析、电路实现
模拟噪声
07
环路滤波器(LF)设计
无源/有源滤波器、二阶/三阶设计、环路带宽选择
滤波器稳定性
08
压控振荡器(VCO)设计
环形 vs LC、Kvco、相位噪声模型、调谐范围
VCO高频
09
分频器(Divider)设计
整数分频、多模分频器(MMD)、相位噪声影响
分频数字
10
PLL系统建模
线性模型、相位域模型、Matlab/Simulink方法
建模仿真
11
PLL相位噪声分析
噪声来源、传递函数、各模块贡献、优化策略
噪声优化
12
PLL抖动分析
抖动分类、与相位噪声关系、抖动预算分配
抖动预算
13
PLL锁定时间分析
锁定时间定义、影响因素、快速锁定技术
锁定速度
14
PLL稳定性分析
开环传递函数、相位裕度、稳定性判据、补偿
稳定性控制
15
PLL仿真方法
瞬态、PSS、相位噪声、蒙特卡洛仿真
仿真验证
16
PLL版图设计
布局策略、电源网络、屏蔽隔离、ESD保护
版图物理
17
PLL测试与验证
测试方案、ATE、抖动/相位噪声测量
测试测量
18
低功耗PLL设计
功耗来源、低功耗技术、DVFS
低功耗节能
19
低抖动PLL设计
抖动源分析、低抖动VCO、电源噪声抑制
低抖动纯净
20
宽频带PLL设计
宽调谐VCO、自适应带宽、多频段技术
宽带调谐
21
小数分频PLL设计
Sigma-Delta调制器、量化噪声、杂散抑制
小数ΣΔ
22
数字PLL(ADPLL)设计
TDC、数字环路滤波器、DCO
数字ADPLL
23
PLL在SoC中的应用
多时钟域管理、时钟树、CPU/GPU协同
SoC时钟
24
PLL在高速接口中的应用
SerDes时钟恢复、DDR、PCIe时钟
接口高速
25
PLL在射频中的应用
频率合成器、本振生成、调制/解调
射频无线
26
PLL设计工具
Cadence Virtuoso、Synopsys、Matlab、ADS
EDA工具
27
PLL设计流程
规格定义→架构→电路→版图→后仿→流片
流程全流程
28
PLL常见问题与调试
锁定失败、相位噪声超标、杂散、温度漂移
调试实战
29
PLL设计实例1：1GHz整数分频
从规格到版图，完整整数分频PLL设计
实例1GHz
30
PLL设计实例2：2.4GHz小数分频
蓝牙/WiFi应用，小数分频PLL设计
实例2.4G