01
PLL基础概念
什么是锁相环、PLL核心组成（PFD/CP/LF/VCO/分频器）、数字系统角色
核心入门
02
PLL关键参数
频率范围、锁定时间、抖动、相位噪声、功耗与面积
指标设计
03
PLL代码规范总览
为什么需要规范、核心目标（可读/可维护/可复用）、文档结构
规范总纲
04
模块命名规范
顶层/子模块/实例化命名、信号前缀后缀规则
命名风格
05
端口定义规范
IO顺序、时钟复位定义、控制信号、参数化端口
接口设计
06
参数化设计规范
parameter/localparam、频率/分频比/环路带宽参数化
可配置复用
07
时钟信号处理规范
时钟缓冲、门控、分频、多路选择、跨时钟域处理
时钟同步
08
复位信号处理规范
同步vs异步、复位同步器、释放时序、全局复位网络
复位可靠性
09
鉴频鉴相器(PFD)代码规范
工作原理、Verilog模板、死区处理、输出命名
PFD模板
10
电荷泵(CP)代码规范
工作原理、电流源匹配、开关控制、上下拉匹配
CP模拟
11
环路滤波器(LF)代码规范
无源/有源类型、RC参数、数字滤波器实现
滤波器参数
12
压控振荡器(VCO)代码规范
环形vs LC、调谐范围、VCO增益(Kvco)
VCO频率
13
分频器(Divider)代码规范
整数/小数/多模分频、分频比动态切换
分频数字
14
锁定检测(Lock Detect)规范
锁定原理、窗口设置、状态机、锁定信号输出
锁定状态
15
状态机设计规范
PLL状态定义(复位/校准/锁定/失锁)、one-hot vs binary
FSM编码
16
测试模式(Test Mode)规范
扫描链、BIST、测试使能、测试时钟选择
测试DFT
17
低功耗设计规范
时钟门控、电源域划分、动态频率调节、休眠模式
低功耗节能
18
可综合代码风格
避免锁存器/组合反馈、同步设计、时序路径优化
综合RTL
19
仿真验证规范
测试平台、激励生成、覆盖率、断言、后仿真
验证仿真
20
代码注释规范
文件头/模块/信号/关键逻辑注释、更新维护
注释可读性
21
版本控制规范
Git分支策略、提交规范、标签管理、CHANGELOG
Git版本
22
代码审查(Code Review)规范
审查清单、流程、常见问题、记录模板
审查质量
23
综合与STA规范
约束编写、时序例外(false_path/multicycle)、时钟不确定性
STA时序
24
物理设计接口规范
布局规划、电源网格、CTS、I/O引脚分配
后端物理
25
文档规范
设计规格书、ICD、用户指南、维护手册
文档管理
26
跨团队协作规范
IP交付、接口统一、版本兼容、问题追踪
协作流程
27
常见错误与避坑指南
死锁、毛刺、亚稳态、频率牵引、电源噪声
经验调试
28
PLL代码模板
完整Verilog模板、参数化配置、测试用例示例
模板实战
29
工具与脚本规范
Makefile、仿真/综合/自动化检查脚本
脚本效率
30
案例分析与最佳实践
实际PLL设计案例、性能优化、团队规范落地
案例总结