01
PLL基础概念
锁相环核心组成 · 性能指标 · 相位噪声/抖动
PFDCPVCO
02
PLL工作原理
相位锁定 · 负反馈 · 线性化模型
小信号锁定状态
03
PLL类型与架构
整数/小数分频 · 数字PLL · 亚采样PLL
ADPLLSub-Sampling
04
鉴频鉴相器(PFD)设计
死区消除 · Verilog实现 · 时序约束
PFD死区
05
电荷泵(CP)设计
电流失配补偿 · 噪声分析 · 电路实现
CP匹配
06
环路滤波器(LF)设计
无源/有源 · 参数计算 · 相位噪声影响
RC二阶三阶
07
压控振荡器(VCO)设计
LC-VCO vs 环形 · Kvco · Lesson's公式
相位噪声电源抑制
08
分频器(Divider)设计
整数/多模/小数分频 · Sigma-Delta · 功耗优化
MMDSDM
09
PLL系统建模与仿真
Matlab/Simulink · Verilog-A · 瞬态/噪声仿真
行为级建模
10
PLL相位噪声分析
dBc/Hz · 模块贡献 · PSS+Pnoise · 优化
相噪仿真
11
PLL抖动分析
周期/相邻/长期抖动 · 时域仿真 · 误码率
JitterBER
12
PLL锁定时间与频率切换
快速锁定 · 动态带宽 · 频率预置
锁定时间切换
13
PLL电源噪声抑制
片上LDO · PSRR · 去耦电容策略
PSRRLDO
14
工艺角与温度仿真
TT/FF/SS · 蒙特卡洛 · 鲁棒性设计
PVTMonte Carlo
15
PLL版图设计基础
器件匹配 · 共质心 · 屏蔽隔离 · 电源网络
Layout匹配
16
PLL版图设计进阶
VCO对称性 · 电荷泵匹配 · 电容面积优化
寄生对称
17
PLL后仿真与验证
RC提取 · 后仿真流程 · LVS检查
寄生参数LVS
18
PLL测试方案设计
测试指标 · ATE · 相噪/抖动测试
频谱仪相噪仪
19
PLL片上测试电路(BIST)
锁定检测 · 频率/抖动测量电路
BISTDFT
20
PLL校准与修调技术
粗调/细调 · 熔丝/寄存器 · 后台校准
修调自适应
21
低功耗PLL设计
电流复用 · 门控时钟 · DVFS
低功耗DVFS
22
低抖动PLL设计
低噪声PFD/CP · 高Q电感 · 抖动传递优化
低抖动高Q
23
宽频带PLL设计
开关电容阵列 · 自适应带宽 · 频率校准
多频段宽范围
24
小数分频PLL设计
Sigma-Delta调制 · 小数杂散 · 量化噪声整形
MASH杂散
25
数字PLL(ADPLL)设计
TDC · 数字环路滤波器 · DCO · Verilog实现
ADPLLTDC
26
PLL在时钟生成中的应用
时钟树 · 多时钟域 · 抖动对时序影响
时钟树分频
27
PLL在频率合成中的应用
跳频 · 频率分辨率 · 小数分频实例
频率合成跳频
28
PLL在CDR中的应用
相位插值器 · 数据采样 · 抖动容限
CDR抖动传递
29
PLL设计实例(一) 2.4GHz
整数分频 · Spec定义 · 版图设计
2.4GHz实例
30
PLL设计实例(二) 5GHz
小数分频 · Sigma-Delta · 杂散优化
5GHz测试