01
高速收发器概述
什么是SerDes · 为什么需要高速收发器 · FPGA中典型应用场景
概念入门
02
收发器硬件架构
PMA/PCS层详解 · 时钟架构(参考时钟/CDR/PLL) · 模拟前端
架构PMA
03
参考时钟设计
抖动要求 · 差分/单端选型 · 时钟分配与扇出缓冲器
时钟硬件
04
电源与去耦设计
电源轨AVCC/AVTT · 电源噪声对抖动影响 · 去耦电容布局
电源PCB
05
PCB布局布线要点
高速差分布线 · 100Ω阻抗控制 · 过孔与回流路径 · 层叠设计
LayoutSI
06
收发器IP核配置 (Xilinx)
IP核生成流程 · 线速率/参考时钟/协议选择 · 共享与独立逻辑
IP核Vivado
07
收发器初始化与复位
复位序列(PLL/TX/RX) · 初始化状态机 · 状态监测与调试
复位状态机
08
TX路径详解
发送缓冲器 · 串行化器 · 预加重/去加重 · 输出摆幅控制
TX信号
09
RX路径详解
接收缓冲器 · 均衡器(CTLE/DFE) · CDR · 解串器
RX均衡
10
时钟数据恢复(CDR)原理
锁定/跟踪模式 · 相位插值器 · 抖动容限与传递
CDR时钟
11
预加重与均衡技术
为什么需要均衡 · 预加重/去加重 · CTLE与DFE · 自适应均衡
均衡信号
12
眼图分析
眼图概念 · 眼高/眼宽/抖动 · 通过眼图判断信号质量
眼图测试
13
抖动分析
随机抖动/确定性抖动 · 测量方法 · 抖动对系统影响
抖动SI
14
PRBS测试
PRBS码型生成与校验 · 误码率(BER)测试 · 链路质量评估
PRBSBER
15
环回测试
近端PCS/PMA环回 · 远端环回 · 环回在调试中的应用
环回调试
16
协议层概述
PCIe/Ethernet/SATA/JESD204B · 协议层与物理层接口
协议接口
17
Aurora协议入门
Aurora特点 · IP核配置 · 通道绑定与初始化
Aurora协议
18
PCIe物理层基础
分层架构 · Gen1/2/3速率差异 · 参考时钟要求
PCIe物理层
19
JESD204B接口
协议概述 · 确定性延迟 · 多链路同步 · ADC/DAC接口
JESD204B转换器
20
SGMII与1000BASE-X
SGMII时序 · 1000BASE-X自协商 · PHY芯片连接
以太网PHY
21
多通道绑定与同步
通道绑定原理 · 偏斜校正 · 同步头与字符对齐
绑定同步
22
收发器调试方法
IBERT使用 · IP核配置 · 眼图扫描与误码率测试
IBERT调试
23
常见问题与故障排除
链路无法锁定 · 误码率过高 · 时钟/电源噪声排查
故障排查
24
高速信号完整性基础
传输线理论 · 反射与端接 · S参数 · 仿真工具
SI仿真
25
收发器功耗管理
功耗组成 · 动态/静态功耗 · 优化策略(关闭未用通道)
功耗优化
26
跨时钟域处理
时钟域划分 · 异步FIFO · 多比特同步器
CDCFIFO
27
FPGA逻辑与收发器接口
GTY/GTX/GTH差异 · AXI-Stream数据接口
GT接口
28
收发器在SDR中的应用
数字上下变频 · JESD204B在软件无线电中的应用
SDR无线电
29
收发器在视频传输中的应用
DisplayPort · HDMI over FPGA · 视频时钟恢复
视频DP
30
项目实战：Aurora点对点系统
基于Aurora协议 · 从IP配置到板级调试 · 高速数据传输
实战Aurora