01
高速收发器概述
SerDes概念 · 为什么需要高速收发器 · PCIe/SATA/10G Ethernet场景
基础入门
02
收发器物理层架构
PMA(PLL/Serializer/Deserializer) · PCS(8B/10B,弹性缓冲) · TX/RX路径
架构PCS/PMA
03
时钟架构与参考时钟
抖动/频率精度 · 时钟分配 · 多组同步 · 时钟芯片选型
时钟关键
04
PLL与时钟生成
整数/分数PLL · 环路带宽 · 锁定失败实战案例
PLL经验
05
8B/10B编码与解码
RD运行不一致 · 编码表 · 效率 · 64B/66B对比
编码8B/10B
06
弹性缓冲与时钟修正
弹性缓冲 · Clock Correction · SKP符号 · 跨时钟域
缓冲时钟修正
07
预加重与均衡技术
Pre-emphasis · CTLE · DFE · 眼图分析 · 链路调试
均衡信号完整性
08
眼图与信号完整性
眼图模板 · RJ/DJ抖动分解 · BER与眼图关系
眼图误码率
09
收发器IP核配置 (Xilinx)
IP向导 · 线速率/参考时钟/位宽 · 共享/独立逻辑
IP核Xilinx
10
收发器初始化与复位序列
PLL/TX/RX复位 · 状态机 · 初始化失败原因
复位初始化
11
用户接口 (Native接口)
TX/RX时序 · K字符 · 准备/有效信号 · 位宽与时钟
Native接口
12
用户接口 (AXI-Stream)
AXI-Stream映射 · TUSER/TKEEP · 流控机制
AXI-Stream协议
13
流水线设计基础
流水线级数 · 冒险(结构/数据/控制) · FPGA实现
流水线基础
14
收发器数据路径流水线
发送/接收流水线 · PCS→PMA · 延迟分析
数据路径延迟
15
跨时钟域处理
异步FIFO · 格雷码 · 握手 · 收发器应用
跨时钟域FIFO
16
背压与流控
ready/valid · 反压传播 · FIFO深度 · 死锁避免
流控背压
17
流水线错误处理
8B/10B违例 · CRC错误 · 重传 · 错误日志
错误可靠性
18
多通道绑定 (Channel Bonding)
去偏斜 · 绑定序列 · 10Gbase-R经验
绑定多通道
19
PRBS测试与链路调优
PRBS7/15/31 · 误码率测试 · 调优步骤
PRBS调优
20
收发器动态重配置 (DRP)
DRP接口 · 动态改变线速率/预加重/幅度
DRP动态
21
收发器环回测试
近端/远端PMA/PCS环回 · 测试流程
环回调试
22
高速收发器PCB设计要点
差分阻抗 · AC耦合 · 电源去耦 · 层叠
PCB硬件
23
收发器电源设计
AVCC/AVTT · 电源噪声 · 纹波 · 滤波网络
电源噪声
24
收发器散热与热管理
功耗估算 · 热阻 · 散热片/风扇 · 降频
散热热管理
25
PCIe物理层与收发器
Gen1/2/3/4速率 · 128B/130B · LTSSM
PCIe物理层
26
10G Ethernet与收发器
10Gbase-R/KR · XGMII · 64B/66B · FEC
10GEthernet
27
SATA/SAS与收发器
SATA Gen1/2/3 · OOB · 宽端口绑定
SATASAS
28
JESD204B与高速数据转换器
L/M/F/S/K参数 · 确定性延迟 · SYSREF
JESD204B转换器
29
收发器调试方法论
调试流程 · IBERT/逻辑分析仪/示波器 · 案例
调试工具
30
综合项目实战：10G Ethernet回传
系统架构 · IP配置 · 流水线逻辑 · 板级调试
实战10G