3、参考时钟设计：抖动、选型与分配网络
各位同学，今天我们来聊聊参考时钟。说实话，在高速收发器设计里，时钟就是整个系统的心跳。心跳不稳，数据就乱套了。我见过太多项目，最后定位问题发现是参考时钟没处理好——嗯，这坑我踩过不止一次。
3.1 参考时钟的抖动要求
先说说抖动。什么是抖动？说白了就是时钟边沿在时间轴上的晃动。理想时钟的边沿应该精确地出现在每个周期起点，但实际器件总有噪声和干扰，边沿会前后偏移。这个偏移量，就是抖动。
高速收发器对参考时钟的抖动要求非常严格。为什么？因为收发器内部的PLL（锁相环）会倍频。你想想看，输入时钟抖动1ps，倍频到10GHz时，抖动会被放大10倍。数据眼图直接就闭上了。
关键指标：对于常见的10Gbps级收发器，参考时钟的RMS抖动通常要求小于1ps（12kHz-20MHz积分区间）。有些高端器件甚至要求低于0.5ps。
我在项目中遇到过一件事：一块板子用普通晶振做参考时钟，结果链路误码率始终在10^-12量级下不来。换了低抖动晶振后，误码率直接降到10^-15以下。所以，别在时钟上省钱。
| 数据速率 | 参考时钟频率 | 推荐RMS抖动（最大） |
|---|---|---|
| 1-3 Gbps | 125-312.5 MHz | 2 ps |
| 3-6 Gbps | 156.25-312.5 MHz | 1 ps |
| 6-12.5 Gbps | 156.25-312.5 MHz | 0.5 ps |
我的习惯：选型时留出50%的余量。比如要求1ps，我就选0.5ps以下的晶振。这样即使PCB布局布线引入额外噪声，也能扛得住。
3.2 参考时钟的选型：差分还是单端？
这个问题其实不难。高速收发器的参考时钟输入，绝大多数情况下应该选差分时钟。为什么？
- 抗共模噪声：差分信号对地噪声不敏感。你想想看，PCB上那么多开关电源、数字信号在跳，单端时钟很容易被耦合干扰。
- 电压摆幅小：差分时钟通常用LVDS或LVPECL电平，摆幅只有几百毫伏。这意味着边沿更陡，抖动更小。
- 与收发器匹配：几乎所有FPGA的高速收发器参考时钟输入都是差分结构。你硬塞单端信号进去，内部还得做单端转差分，多一级电路就多一级噪声。
当然，单端时钟也不是不能用。我做过一个低成本项目，板子空间紧张，用了单端晶振。但要注意：
避坑指南：如果必须用单端时钟，请将未使用的负输入端通过电容交流耦合到地，或者直接接一个偏置电压。我曾经见过有人把负输入端悬空，结果时钟抖动大得离谱，眼图完全睁不开。
具体选型时，我建议优先考虑以下差分时钟方案：
- LVDS：功耗低，摆幅350mV，适合大多数场景
- LVPECL：摆幅大（800mV），抖动性能更好，但功耗高一些
- HCSL：PCIe常用，摆幅适中，共模电压稳定
3.3 时钟分配网络与扇出缓冲器
一个系统里往往有多个收发器通道，甚至多个FPGA。怎么把干净的参考时钟分给每个收发器？这就是时钟分配网络要解决的问题。
最简单的做法是：一个晶振，通过PCB走线直接连到每个收发器。但这样做有几个问题：
- 走线太长，信号反射严重
- 多个负载并联，阻抗不匹配
- 不同通道的时钟相位差大
所以，我们需要扇出缓冲器（Fanout Buffer）。它的作用就是：一路时钟输入，多路时钟输出，每路都经过重新驱动，保证信号质量和时序一致性。
核心原则：时钟分配网络要做到"低抖动、低偏斜、高隔离"。低抖动指缓冲器本身不引入额外噪声；低偏斜指各路输出之间的相位差尽量小；高隔离指一路输出短路或过载时不影响其他路。
我常用的扇出缓冲器选型要点：
- 通道数：根据实际需求选，留1-2路备用
- 附加抖动：通常要求小于0.1ps RMS
- 通道间偏斜：小于20ps
- 电源抑制比：越高越好，至少60dB
下面这张图展示了典型的参考时钟分配结构：
PCB布局时，我习惯把晶振和扇出缓冲器放在板子中央，然后以星形拓扑向四周的收发器走线。这样每路时钟的路径长度基本一致，相位差最小。
一个小技巧：如果板子上有多个FPGA，可以用一个高精度晶振+多路扇出缓冲器，把时钟分配给所有FPGA。这样整个系统的时钟同源，同步问题好解决得多。
最后提醒一句：时钟走线一定要做阻抗控制。差分时钟按100Ω差分阻抗设计，单端时钟按50Ω。我见过有人图省事，直接拉一根线过去，结果反射严重，时钟质量一塌糊涂。
好了，参考时钟设计就聊到这里。记住一句话：时钟是高速收发器的心脏，心脏不好，其他都是白搭。
可可精品资料库