01
时序分析基础
建立时间与保持时间的概念 · 时序路径分类 · 时钟抖动与偏移
基础时钟
02
时序约束入门
创建主时钟 · 生成时钟 · 输入/输出延迟约束
约束SDC
03
时序报告解读
读懂Setup/Hold报告 · 关键路径分析 · WNS与TNS
分析报告
04
代码风格优化
FSM编码风格 · 流水线设计 · 资源共享与逻辑复制
RTL风格
05
时钟域处理
跨时钟域同步 · 异步FIFO设计 · 握手协议
CDCFIFO
06
综合策略
综合选项调优 · 寄存器平衡 · 面积与速度权衡
综合优化
07
布局布线优化
物理约束 · 区域约束 · 增量编译
布局物理
08
高级时序收敛
多周期路径 · 虚假路径 · 时钟门控分析
收敛例外
09
功耗与时序
动态功耗对时序的影响 · 低功耗设计技巧
功耗低功耗
10
调试与验证
在线调试工具 · 时序违规定位 · 迭代优化流程
调试验证
11
SDRAM接口时序
SDRAM读写时序 · DDR接口约束 · 眼图分析
DDR接口
12
高速串行接口
SerDes原理 · GTX/GTH收发器配置 · 链路均衡
SerDes高速
13
时钟网络设计
全局时钟与区域时钟 · 时钟缓冲器 · 时钟树综合
时钟网络
14
复位策略
同步复位与异步复位 · 复位树设计 · 亚稳态处理
复位亚稳态
15
片上变化(OCV)
OCV概念 · 悲观度设置 · 时序裕量计算
OCV裕量
16
时序例外
set_multicycle_path详解 · set_false_path · case analysis
例外约束
17
同步设计原则
单时钟域设计 · 避免组合逻辑环路 · 寄存器输出规则
同步原则
18
IP核时序
Xilinx/Altera IP核配置 · IP核时序约束 · 黑盒模型
IP黑盒
19
时序仿真
后仿真与STA对比 · SDF反标 · 仿真波形分析
仿真SDF
20
脚本自动化
Tcl脚本管理约束 · 时序报告自动化 · 批处理流程
Tcl自动化
21
片上调试
ChipScope/SignalTap · 触发条件设置 · 深度采样
调试片上
22
时序收敛方法论
自顶向下设计 · 渐进式约束 · 团队协作流程
方法论流程
23
高速计数器设计
二进制计数器 · 环形计数器 · LUT优化
计数器LUT
24
DSP模块时序
乘法器流水线 · 累加器优化 · FIR滤波器实现
DSP乘法器
25
存储器接口
BRAM时序 · 分布式RAM · FIFO深度计算
BRAMFIFO
26
时序约束管理
XDC/SDC文件组织 · 约束优先级 · 版本控制
约束管理
27
温度与电压
PVT变化 · 时序库选择 · 最差情况分析
PVT环境
28
异步电路设计
脉冲同步器 · 边沿检测器 · 格雷码转换
异步同步器
29
时序优化案例
真实项目时序修复 · 经验教训 · 常见误区
案例实战
30
未来趋势
AI辅助时序优化 · 先进工艺节点挑战 · 自适应时序
趋势AI