01
UART协议基础
串行/并行通信区别 · 帧格式 · 波特率计算
理论基础
02
FPGA开发环境搭建
Vivado/Quartus安装 · 新建工程 · IP核管理器
工具环境
03
Verilog基础语法回顾
模块化 · always · assign · reg/wire · 参数化
语法复习
04
状态机设计基础
Moore/Mealy · 三段式 · 状态编码
FSM核心
05
UART发送模块设计(一)
波特率时钟 · 分频计数器 · 发送状态机
设计发送
06
UART发送模块设计(二)
Verilog实现 · 仿真测试 · 波形分析
编码仿真
07
UART接收模块设计(一)
同步机制 · 起始位检测 · 过采样策略
接收同步
08
UART接收模块设计(二)
Verilog实现 · 仿真测试 · 波形分析
编码仿真
09
UART顶层模块集成
模块例化 · 顶层信号 · 整体仿真验证
集成验证
10
FPGA管脚约束
XDC/SDC约束 · 管脚分配 · 电平标准
约束硬件
11
板级调试基础
ILA · SignalTap · 触发条件设置
调试逻辑分析
12
串口助手的使用
配置 · 收发测试 · 十六进制/ASCII
工具调试
13
单字节数据收发实验
FPGA ↔ PC · 发送单字节 · 回显
实验基础
14
多字节数据收发实验
数据包设计 · 帧头帧尾 · 连续收发
实验协议
15
数据缓存设计
FIFO原理 · 同步/异步 · Xilinx IP核
缓存FIFO
16
基于FIFO的串口收发系统
握手连接 · 流量控制 · 系统设计
系统FIFO
17
自定义串口协议设计
帧结构 · 命令解析 · 累加和/CRC校验
协议校验
18
CRC校验实现
CRC原理 · Verilog实现CRC-8/16 · 仿真
校验编码
19
串口命令解析器设计
状态机解析 · 参数提取 · 命令响应
解析FSM
20
回环测试实验
原样返回 · 误码率测试 · 稳定性验证
测试实验
21
多通道串口设计
多UART例化 · 独立配置 · 并行收发
多通道设计
22
串口与板载外设交互
控制LED · 读取按键 · 蜂鸣器
外设GPIO
23
串口与ADC/DAC通信
配置寄存器 · 读取采样数据
ADCDAC
24
串口与SPI/I2C桥接
协议转换 · 串口控制SPI设备
桥接协议
25
高速串口通信优化
提高波特率 · 双缓冲 · 乒乓操作
优化高速
26
串口通信中的毛刺处理
信号同步器 · 边沿检测 · 去抖动
可靠性滤波
27
跨时钟域处理
单比特同步器 · 异步FIFO · 握手协议
CDC时序
28
串口通信常见问题排查
丢帧 · 误码 · 波特率偏差 · 时序违规
调试故障
29
基于串口的Bootloader设计
远程升级 · Flash擦写 · 启动流程
Bootloader升级
30
综合项目实战
ADC采样→串口上传→PC显示数据采集系统
项目综合