第1章
DDR基础概念
DDR内存发展史 · SDRAM与DDR区别 · DDR3/DDR4/DDR5参数对比
概念对比
第2章
DDR硬件接口
DQ/DQS/CK/CMD/ADDR · Fly-by vs T型 · PCB设计要点
硬件拓扑
第3章
DDR控制器架构
前端/后端/PHY · AXI/AHB接口 · 命令调度器
架构总线
第4章
DDR初始化流程
初始化状态机 · MR寄存器(CAS/Burst) · ZQ校准与ODT
初始化寄存器
第5章
DDR读写时序
Read/Write Latency & Burst · DQS与时钟对齐
时序读写
第6章
DDR命令集
ACTIVATE/READ/WRITE/PRECHARGE/REFRESH/MRS
命令编码
第7章
DDR刷新机制
Auto vs Self Refresh · 刷新间隔计算 · 带宽影响
刷新带宽
第8章
DDR地址映射
Bank/Row/Column · 地址交织 · 访问效率优化
地址映射
第9章
DDR带宽计算
理论/实际带宽 · Command Rate · Page Hit/Miss
带宽性能
第10章
DDR时序参数
tRCD/tCL/tRP/tRAS/tRFC · 含义与配置
时序参数
第11章
DDR测试环境搭建
FPGA选型 · DDR IP核生成 · ChipScope/SignalTap
环境调试
第12章
DDR读写测试基础
写固定数据 · 读回比对 · ILA/VIO波形观察
基础测试
第13章
DDR读写测试进阶
连续/随机地址 · 数据眼图测量与分析
进阶眼图
第14章
DDR性能测试
带宽测试 · 延迟测试 · AXI Performance Monitor
性能监测
第15章
DDR错误处理
ECC原理 · 单比特/多比特错误处理策略
ECC纠错
第16章
DDR低功耗设计
Power-Down/Self-Refresh · DVFS影响
低功耗模式
第17章
DDR多端口访问
多端口设计 · 仲裁(Round-Robin/Priority) · QoS
多端口仲裁
第18章
DDR与Cache一致性
CPU Cache一致性 · MESI协议 · DMA交互
一致性Cache
第19章
DDR调试技巧
初始化失败分析 · 时序违规排查 · Training优化
调试Training
第20章
实战项目1：DDR读写控制器
状态机实现 · Burst读写 · 自动刷新
实战控制器
第21章
实战项目2：带宽测试仪
Sequential/Stride/Random · 实时带宽统计
实战带宽
第22章
实战项目3：数据比对器
写后读回比对 · 错误地址/数据记录上报
实战比对
第23章
实战项目4：简易帧缓存
双缓冲 · 图像数据写入与读取
实战帧缓存
第24章
实战项目5：ECC功能验证
注入单比特错误 · 验证ECC纠错
实战ECC
第25章
实战项目6：多端口控制器
两个AXI Slave · 仲裁与QoS验证
实战多端口
第26章
实战项目7：Training序列
Write Leveling · Read DQS Gating · 时序裕量优化
实战Training
第27章
实战项目8：功耗测量与分析
不同模式功耗测量 · 性能与功耗权衡
实战功耗
第28章
实战项目9：实时数据采集
ADC→DMA→DDR · CPU读取处理
实战采集
第29章
实战项目10：压力测试
长时间随机读写 · 错误率与稳定性记录
实战稳定性
第30章
课程总结与展望
HBM/LPDDR5X/CXL · AI/ML加速器应用 · 学习资源
总结趋势