01
时序收敛概述
什么是时序收敛 · 为什么重要 · 挑战
基础概念
02
静态时序分析基础
STA基本概念 · 时序路径 · 建立/保持时间
STA核心
03
时序约束入门
创建时钟 · 输入/输出延迟 · 时序例外
约束SDC
04
时钟树综合
时钟偏差 · 抖动 · 树结构 · 优化策略
CTS时钟
05
组合逻辑优化
逻辑级数 · 关键路径 · 重组 · 操作符平衡
组合优化
06
流水线设计
流水线原理 · 深度选择 · 冒险 · 实现技巧
流水线性能
07
寄存器与同步设计
寄存器时序 · 多时钟同步 · 亚稳态 · 同步器
同步CDC
08
复位策略
同步/异步复位 · 复位树 · 释放时序
复位可靠性
09
低功耗时序设计
多电压域 · 时钟门控 · 电源门控 · DVFS
低功耗时序
10
物理设计中的时序
布局规划 · 标准单元 · CTS · 布线优化
物理后端
11
片上变化
工艺角 · PVT · SSTA · OCV裕量
OCV统计
12
串扰与噪声
串扰延迟 · 噪声 · 屏蔽 · 布线策略
串扰SI
13
IR压降分析
IR压降影响 · 电源网络 · 去耦电容
IR电源
14
信号完整性
反射 · 振铃 · 过冲 · 端接技术
SI高速
15
高速I/O设计
SERDES · DDR · 源同步 · 眼图
I/O接口
16
异步FIFO设计
格雷码 · 空满标志 · 深度 · 同步
FIFO异步
17
时序收敛方法论
时序预算 · 迭代优化 · ECO · 检查清单
方法论ECO
18
综合优化技巧
综合策略 · 面积/速度 · 约束 · 报告
综合优化
19
布局优化技巧
拥塞管理 · 时序驱动 · 质量评估
布局拥塞
20
布线优化技巧
布线策略 · 时序驱动 · 后布线优化
布线时序
21
时序分析工具
PrimeTime · Tempus · Innovus · 脚本
工具EDA
22
时序报告解读
建立/保持报告 · 时钟报告 · 路径分组
报告分析
23
多周期路径
多周期约束 · 半周期 · 伪路径 · 最大/小延迟
例外约束
24
时钟门控时序
门控使能 · 检查 · 优化
门控时钟
25
扫描链时序
扫描链插入 · 扫描时钟 · ATPG时序
DFT扫描
26
存储器接口时序
SRAM/DRAM接口 · 时序模型 · 收敛
存储器接口
27
高速总线设计
AXI · PCIe · USB · 总线时序收敛
总线协议
28
时序收敛案例分析
实际项目问题 · 解决方案 · 经验教训
案例实战
29
先进工艺时序挑战
FinFET · 7nm/5nm · 布局规则 · DRC
先进工艺挑战
30
时序收敛未来趋势
机器学习 · 自动化 · 云端EDA · 方法学
趋势AI