VIP20
本课程属于:005-EDA后端流程 芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

时序违例分析与修复实战

📚 共计 30 章节
01
时序分析基础
什么是时序违例?建立时间与保持时间的概念、时序路径的组成(起点、终点、组合逻辑)。
基础概念
02
STA工具入门
主流STA工具介绍(PrimeTime、Tempus)、SDC约束文件基础、启动STA流程。
工具SDC
03
时钟约束
create_clock命令详解、时钟周期与波形定义、虚拟时钟与生成时钟。
时钟约束
04
输入输出延迟约束
set_input_delay、set_output_delay、外部路径建模。
IO约束
05
时序路径分类
输入到寄存器、寄存器到寄存器、寄存器到输出、输入到输出。
路径分类
06
建立时间违例分析
setup slack计算、数据路径与时钟路径延迟、违例根因定位。
setup分析
07
保持时间违例分析
hold slack计算、时钟偏斜的影响、保持时间修复难点。
hold时钟偏斜
08
组合逻辑延迟优化
逻辑级数降低、操作符平衡、资源共享技术。
优化组合逻辑
09
插入寄存器(流水线)
流水线原理、切割关键路径、面积与性能权衡。
流水线性能
10
阈值电压与单元选择
HVT/LVT/ULVT单元特性、低阈值单元替换策略、漏电与性能平衡。
阈值低功耗
11
驱动强度调整
单元尺寸调整(up-size/down-size)、驱动能力与负载匹配。
驱动尺寸
12
时钟树综合(CTS)基础
时钟树结构、时钟偏斜与延迟、CTS对时序的影响。
CTS时钟
13
时钟树优化
时钟缓冲器插入、时钟网格与H-tree、有用偏斜技术。
优化偏斜
14
数据路径结构优化
多路选择器树优化、加法器/乘法器结构选择、进位链优化。
数据路径结构
15
复位信号时序
异步复位同步释放、复位树分析与修复。
复位同步
16
跨时钟域(CDC)时序
同步器设计、CDC路径约束、虚假路径标记。
CDC同步器
17
虚假路径与多周期路径
set_false_path、set_multicycle_path、约束的正确使用。
例外约束
18
片上变异(OCV)
OCV概念、derate因子设置、悲观度去除。
OCVderate
19
高级OCV技术
AOCV与POCV、统计静态时序分析(SSTA)简介。
AOCVSSTA
20
时序例外管理
case analysis、disable timing、路径分组与优先级。
例外管理
21
功耗与时序权衡
动态电压频率调整(DVFS)、多电压域设计、电平转换器。
功耗DVFS
22
综合阶段时序优化
综合策略、compile_ultra、retiming技术。
综合retiming
23
布局阶段时序优化
拥塞与时序、关键路径布局约束、手动摆放。
布局拥塞
24
布线阶段时序修复
布线后时序收敛、信号完整性(SI)影响、串扰修复。
布线SI
25
ECO流程
功能ECO与时序ECO、金属层ECO、ECO指导原则。
ECO金属层
26
时序收敛方法论
时序收敛流程、优先级排序、迭代策略。
收敛方法论
27
脚本自动化
TCL脚本基础、时序报告解析自动化、批量修复脚本。
TCL自动化
28
案例分析一:建立时间违例实战
从报告到修复——建立时间违例完整分析。
案例setup
29
案例分析二:保持时间违例实战
时钟树与数据路径协同修复保持时间违例。
案例hold
30
课程总结与进阶
时序分析趋势、机器学习在STA中的应用、推荐学习资源。
总结进阶