01
EDA概述与后端流程全景
什么是EDA · 芯片设计流程 · 后端位置 · 主流工具
SynopsysCadenceMentor
02
Linux环境与脚本基础
常用命令 · Vim · Makefile · Tcl · Shell
Linux脚本
03
逻辑综合入门
综合概念 · 输入输出 · RTL→网表 · 约束 · 策略
综合RTL
04
Design Compiler实战
DC工具 · 启动设置 · 时序约束 · 面积功耗 · 报告
DCSynopsys
05
综合优化技巧
时序/面积/功耗优化 · DFT插入 · 综合后检查
优化DFT
06
静态时序分析基础
STA概念 · 时序路径 · 建立/保持时间 · 延迟计算
STA时序
07
PrimeTime实战
PT工具 · SDC约束 · 时序报告 · 违例修复 · OCV/CRPR
PrimeTimeSignoff
08
时序约束进阶
时钟定义 · 生成时钟 · IO延迟 · 异步处理 · 虚假/多周期
SDC约束
09
布局规划基础
Floorplan概念 · 面积估算 · IO规划 · 宏单元 · 电源网络
Floorplan布局
10
IC Compiler/Innovus布局
工具介绍 · 初始化 · 标准单元 · CTS准备 · 质量检查
ICCInnovus
11
电源网络设计
电源网格 · IR Drop · 电迁移 · 电源开关 · 低功耗策略
PDNIR Drop
12
时钟树综合基础
时钟树概念 · 偏差/抖动 · 结构 · 缓冲器 · 目标
CTS时钟
13
时钟树综合实战
CTS流程 · 约束 · 优化 · 验证 · 常见问题
CTS时钟树
14
布线入门
布线概念 · 资源 · 算法 · 全局/详细 · 规则
Routing全局
15
布线优化与修复
拥塞处理 · 天线效应 · 串扰 · 时序优化 · 质量检查
修复串扰
16
物理验证基础
DRC · LVS · ERC · 天线规则 · 密度检查
DRCLVS
17
Calibre DRC/LVS实战
Calibre工具 · DRC规则 · LVS规则 · 结果分析 · 错误修复
CalibreMentor
18
寄生参数提取
寄生概念 · 提取流程 · RC工具 · SPEF/DSPF · 精度权衡
RCSPEF
19
后仿真与签核
后仿真 · SDF反标 · 设置 · 时序签核 · 功耗签核
Signoff后仿
20
功耗分析基础
动态/静态功耗 · 分析流程 · 工具 · 优化目标 · 低功耗技术
功耗低功耗
21
IR Drop与EM分析
IR Drop原理 · 静态/动态 · 电迁移 · Redhawk/Voltus
IR DropEM
22
形式验证基础
形式验证 · 等价性检查 · 流程 · Formality · debug
FormalFormality
23
可测试性设计基础
DFT概念 · 扫描链 · ATPG · 边界扫描 · BIST
DFTATPG
24
Tessent DFT实战
Tessent工具 · 扫描链综合 · 测试向量 · 覆盖率 · 验证
TessentDFT
25
先进工艺节点挑战
FinFET · 设计规则 · 多重图案化 · 时序/功耗挑战
FinFET先进工艺
26
低功耗设计实现
多阈值 · 电源门控 · 时钟门控 · DVFS · 流程整合
低功耗DVFS
27
层次化设计方法
层次化概念 · 扁平vs层次 · 模块划分 · 黑盒 · 时序收敛
层次化Hier
28
ECO流程
ECO概念 · 功能ECO · 时序ECO · 金属层ECO · 工具方法
ECO金属层
29
芯片流片与量产
流片清单 · GDSII · 掩模 · 晶圆 · 封装测试
Tapeout量产
30
项目实战与总结
流程回顾 · 案例分析 · 常见问题 · 职业发展 · 资源推荐
实战总结