VIP20

本课程属于：003-Chiplet封装 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Chiplet封装面积优化实战

📚 共计 30 章节

什么是Chiplet · 起源与发展 · Chiplet vs SoC对比

封装技术基础

传统封装(Wire Bond/Flip Chip) · 先进封装(2.5D/3D/Fan-Out) · 基板材料

面积优化的核心指标

Die Area · Package Area · System Area · 面积利用率

Die-to-Die互连架构

UCIe标准 · BoW · AIB · 接口功耗与面积权衡

2.5D封装面积优化

硅中介层设计 · RDL布线 · 微凸点间距优化

3D封装面积优化

TSV设计 · 混合键合 · 芯片堆叠策略

Fan-Out封装面积优化

InFO · FOWLP · RDL层数优化

扇出晶圆级

Chiplet划分策略

功能分区 · 面积均衡 · 热管理影响

面积估算模型

Rent's Rule · IP库建模 · 机器学习辅助预测

布局规划 (Floorplanning)

Chiplet布局 · I/O引脚分配 · PDN规划

全局布线 · 详细布线 · 布线资源与面积折中

电源完整性(PI)与面积

去耦电容布局 · 电源网格 · IR Drop影响

信号完整性(SI)与面积

高速信号布线 · 串扰控制 · 阻抗匹配权衡

热管理对面积的影响

热分布模型 · 散热结构 · 热-面积协同优化

机械应力与可靠性

CTE失配 · 翘曲控制 · Underfill影响

应力可靠性

多物理场协同优化

电-热-力耦合 · MOO · Pareto前沿

多物理场优化

Cadence Allegro · Synopsys ICC · Ansys RedHawk · Siemens Xpedition

面积优化的自动化流程

脚本化布局 · 参数化设计 · AI布局优化

成本-面积权衡

良率与面积 · 封装成本模型 · NRE与量产

异构集成案例1: HBM+GPU 2.5D

HBM与GPU的2.5D集成面积优化

异构集成案例2: CPU+3D堆叠

CPU与Chiplet的3D堆叠面积优化

异构集成案例3: RF+数字Fan-Out

RF与数字Chiplet的Fan-Out集成面积优化

面积优化的设计规则检查(DRC)

最小间距/线宽 · 金属密度规则

可测试性设计(DFT)与面积

边界扫描 · BIST · 测试访问机制(TAM)

可制造性设计(DFM)与面积

CMP平坦化 · 光刻热点 · Dummy Fill

面积优化的标准化

JEDEC · IEEE · 行业联盟(UCIe/ODSA)

面积优化的未来趋势

Chiplet异构集成 · 光子互连 · 量子Chiplet

常见陷阱与避坑指南

过度优化 · 热失控 · 信号完整性恶化

项目实战：从需求到签核

完整流程 · 需求分析 · 最终签核

课程总结与展望

关键要点 · 未来技术路线图

总结路线图