VIP20

本课程属于：003-Chiplet封装 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Chiplet封装开发与项目实践

📚 共计 30 章节

什么是Chiplet · 为什么需要Chiplet · 与传统SoC对比 · 市场驱动力

Chiplet核心技术

Die-to-Die接口 · UCIe/BoW/AIB标准 · SerDes技术

封装技术基础

传统封装 · 先进封装(2.5D/3D/Fan-Out) · 材料与基板

2.5D封装技术

硅中介层 · EMIB · CoWoS · InFO-LSI

2.5D先进封装

TSV · 微凸点 · 混合键合 · 3D堆叠架构

UCIe协议详解

物理层 · 数据链路层 · 传输层 · 电气特性

Die-to-Die接口设计

高速SerDes · 并行总线 · CDR · 均衡预加重

Chiplet互连网络

NoC · Die间拓扑 · 路由算法 · 流控 · QoS

电源完整性设计

PDN网络 · 去耦电容 · IR Drop · 噪声抑制 · 热管理

电源完整性

热管理技术

热阻模型 · 风冷/液冷 · 热仿真 · 热应力 · 测试

测试与良率

KGD · 晶圆测试 · 封装测试 · 老化测试 · 良率提升

Chiplet设计流程

架构定义 · 功能划分 · 接口定义 · 物理设计 · 验证

功能划分与分区

粒度选择 · 带宽/功耗/面积约束 · 复用性 · 分区策略

Chiplet生态系统

开放标准 · IP供应商 · 代工厂 · 封装厂 · EDA工具链

生态产业链

EDA工具与仿真

3DIC Compiler · Integrity · RedHawk · 热/信号完整性仿真

信号完整性设计

传输线 · 串扰 · 阻抗匹配 · S参数 · 眼图 · 抖动

信号完整性

Chiplet存储器系统

HBM/DDR接口 · 内存一致性 · 缓存一致性 · 控制器

安全与可靠性

物理/侧信道防护 · 安全启动 · 信任根 · FIT/MTBF

安全可靠性

Chiplet成本分析

NRE · 制造成本 · 封装/测试成本 · TCO · 成本模型

Chiplet应用案例

HPC · AI加速器 · 数据中心 · 移动/汽车/IoT

Chiplet与异构计算

CPU+GPU/NPU · FPGA+ASIC · 异构集成优势

先进封装工艺

WLP · PLP · FOWLP · 嵌入式封装

光互连技术

硅光子 · 光收发器 · 光波导 · 光耦合 · 优势与挑战

光互连前沿

Chiplet标准化进展

UCIe联盟 · OCP · IEEE · JEDEC · 产业联盟动态

Chiplet设计验证

功能/时序/物理验证 · DFT · ATE · 系统级验证

Chiplet供应链管理

多供应商协同 · 质量管控 · 知识产权 · 风险管理

供应链管理

Chiplet未来趋势

3D异构 · 光子/量子/生物Chiplet · AI融合

Chiplet设计实例

AI加速器Chiplet系统 · 从架构到封装全流程

Chiplet调试与诊断

调试接口 · 片上监控 · 故障诊断 · 失效分析 · 返修

Chiplet项目实战

需求分析到量产 · 团队协作 · 里程碑 · 风险控制

实战项目管理