封装技术基础：传统封装与先进封装

做芯片封装这行十几年了，我最大的感受就是——封装技术迭代的速度，其实比很多人想象的要快得多。今天咱们就来聊聊封装技术的基础，从传统到先进，把那些关键点掰开揉碎了讲清楚。

先说说传统封装。Wire Bond（引线键合）和 Flip Chip（倒装焊）是两种最经典的技术。我刚开始入行那会儿，Wire Bond 几乎是唯一的选择。

说白了，就是用一根极细的金线或铜线，把芯片上的焊盘和基板上的引脚连起来。听起来简单，但这里面的门道不少。

个人经验：我在做一款传感器芯片时，Wire Bond 的弧高控制特别关键。弧高太高，塑封时容易断线；弧高太低，又可能碰到芯片边缘。嗯，这个平衡点需要反复试。

Flip Chip 就完全不一样了。芯片是倒扣过来的，通过焊球直接和基板连接。我当年第一次看到 Flip Chip 的工艺时，觉得这设计真聪明——省掉了引线，信号路径短了，性能自然更好。

避坑指南：我曾经遇到过 Flip Chip 的焊球空洞问题。焊球内部如果存在空洞，在回流焊时可能膨胀导致开裂。后来我们改进了助焊剂配方，空洞率从 5% 降到了 0.5% 以下。

传统封装做到一定程度，你会发现瓶颈很明显——I/O 数量上不去，信号延迟降不下来。这时候，先进封装就登场了。

2.5D 封装，说白了就是在芯片和基板之间加了一层硅中介层（Interposer）。这层中介层上布满了微小的通孔和走线，用来连接多个芯片。

我个人习惯把 2.5D 封装比作「高速公路系统」——每个芯片是一个城市，中介层就是连接城市的高速公路。车流（数据）跑得又快又稳。

3D 封装就更激进了。芯片直接堆叠在一起，通过硅通孔（TSV）垂直互连。你想想看，这相当于把几栋楼叠起来，用电梯（TSV）连接各层。

  关键参数：
  TSV 直径：5-50μm
TSV 深度：50-200μm
堆叠层数：目前量产做到 8-12 层
互连间距：可做到 10μm 以下

我建议做 3D 封装时，一定要关注热管理。芯片堆叠后，热量集中在中部，散热是个大难题。我记得有个项目，因为没做好热仿真，堆叠后的芯片温度直接飙到 120°C，后来不得不加了一层散热通孔阵列。

Fan-Out（扇出型封装）是另一种思路。它把芯片嵌入到塑封料中，然后通过重新布线层（RDL）把 I/O 扇出到芯片区域之外。

经验之谈：Fan-Out 的翘曲控制，我建议从材料选择和工艺温度两方面入手。我曾经用低 CTE（热膨胀系数）的塑封料，配合梯度升温工艺，把翘曲从 200μm 降到了 50μm 以内。

基板材料这块，很多人容易忽略。其实基板的选择直接影响信号完整性、散热和可靠性。

材料类型	介电常数	热膨胀系数	导热率	典型应用
FR-4	4.2-4.8	12-16 ppm/°C	0.3 W/mK	低端消费电子
BT 树脂	3.8-4.2	10-14 ppm/°C	0.4 W/mK	BGA 封装
陶瓷基板	6-10	6-8 ppm/°C	20-30 W/mK	高功率器件
硅基中介层	3.9	2.6 ppm/°C	150 W/mK	2.5D/3D 封装

选基板材料时，我一般会先看热膨胀系数是否匹配。芯片的 CTE 大约 2-3 ppm/°C，如果基板 CTE 差太多，温度变化时就会产生应力，轻则翘曲，重则焊点开裂。

注意：陶瓷基板虽然导热好，但介电常数高，高频信号损耗大。做射频芯片时，我建议优先考虑 BT 树脂或液晶聚合物（LCP）材料。

下面这张图，是我自己整理的封装技术知识体系。你可以把它当作一个快速索引。

这张图把封装技术分成了三大块：传统封装、先进封装和基板材料。每个分支下面又有具体的工艺类型。做项目时，我习惯先对着这张图梳理需求——芯片的 I/O 数量、工作频率、散热要求、成本预算，然后快速定位到最合适的封装方案。

好了，这一章的内容就到这里。封装技术的基础打牢了，后面聊面积优化时你才能理解为什么有些方案能省面积，有些方案反而会增大面积。嗯，这些实战经验，咱们后面慢慢聊。