01
Chiplet概述
什么是Chiplet · 起源与发展 · Chiplet vs SoC对比
基础概念
02
封装技术基础
Wire Bond / Flip Chip · 2.5D/3D · FOWLP · InFO · CoWoS
封装先进封装
03
跨层互连架构
PHY · 数据链路层 · 传输层 · 协议层分层模型
架构分层
04
Die-to-Die接口标准
UCIe · BoW · OpenHBI · AIB 详解
标准接口
05
UCIe物理层设计
差分/单端信号 · 时钟架构 · CTLE/DFE均衡
物理层信号
06
UCIe数据链路层
CRC · ARQ重传 · Credit流控 · 链路训练
链路层可靠性
07
UCIe协议层适配
PCIe映射 · CXL映射 · Streaming · Raw Mode
协议适配
08
2.5D封装互连
硅中介层 · RDL布线 · 微凸点 · TSV技术
2.5D硅中介层
09
3D封装互连
混合键合 · Cu-Cu直接键合 · TSV电热特性
3D混合键合
10
桥接互连技术
EMIB · 硅桥设计 · 有机基板桥接
桥接EMIB
11
信号完整性 (SI) 基础
传输线 · 阻抗匹配 · 反射串扰 · S参数
SI传输线
12
电源完整性 (PI) 基础
IR Drop · 去耦电容 · PDN阻抗 · 电源噪声
PI电源
13
跨层互连时序分析
源同步/系统同步 · 时钟偏斜 · 抖动 · 时序裕量
时序时钟
14
互连功耗建模
pJ/bit · 活动因子 · 数据翻转率 · Bus-Invert编码
功耗低功耗
15
测试与可测性设计 (DFT)
JTAG · Loopback · ATE · 良率分析
测试DFT
16
可靠性设计
电迁移 · 热应力 · MSL · 老化测试
可靠性EM
17
Chiplet互连EDA工具链
协同设计 · DRC/LVS · RC提取 · SPICE/IBIS
EDA仿真
18
UCIe合规性测试
一致性用例 · 测试夹具 · 眼图 · BER测试
合规UCIe
19
多Chiplet系统拓扑
星型 · 环形 · Mesh · 总线拓扑对比
拓扑系统
20
带宽与延迟优化
带宽密度 · 延迟分解 · 流水线技术
性能优化
21
异构集成互连挑战
工艺节点匹配 · Level Shifter · CDC
异构接口
22
光互连在Chiplet中的应用
硅光收发器 · 波导耦合 · 片上激光器
光互连硅光
23
Chiplet互连安全机制
AES加密 · PUF认证 · 侧信道防护 · 安全协议
安全加密
24
先进封装热管理
热阻模型 · 微流体冷却 · TIM · 热仿真
热管理散热
25
标准化组织与生态
UCIe联盟 · ODSA · CHIPS Alliance
生态标准
26
案例：AMD EPYC / Apple M1 Ultra
Zen2/Zen3 Chiplet · UltraFusion互连
案例AMDApple
27
案例：Intel / NVIDIA
Ponte Vecchio EMIB+Foveros · NVLink-C2C
案例IntelNVIDIA
28
互连仿真与建模
SystemC/TLM · Verilog-AMS · IBIS-AMI
仿真建模
29
PCB/封装协同设计
扇出布线 · 层叠结构 · 过孔优化
PCB协同
30
未来展望
>10 Tbps/mm² · 3D异构 · 量子互连 · AI驱动
前沿趋势