01
Chiplet技术概述
什么是Chiplet · 起源与发展 · vs SoC · 核心优势与挑战
概念演进
02
封装技术基础
传统封装回顾 · 先进封装概览 · 工艺流程简介
Wire Bond2.5D/3D
03
Chiplet互连接口标准
UCIe · BoW · OpenHBI · 其他互连标准对比
UCIeBoW
04
物理设计规则检查(DRC)基础
DRC概念与目的 · Chiplet特殊性 · 常见规则分类
DRC基础
05
Chiplet布局规则
Die间距 · Bump/Pillar · RDL布线 · TSV布局
布局TSV
06
Chiplet布线规则
微凸点 · 中介层 · 桥接芯片 · 多层堆叠
Micro-bumpInterposer
07
热力学规则检查
CTE匹配 · 热点分布 · 热应力 · 热管理设计
热膨胀散热
08
信号完整性(SI)规则检查
阻抗控制 · 串扰抑制 · 回流路径 · 高速布线
SI串扰
09
电源完整性(PI)规则检查
IR Drop · 电流密度 · 去耦电容 · 电源/地平面
PIIR Drop
10
可靠性规则检查
电迁移 · 应力迁移 · 热循环 · 湿度敏感度
EM可靠性
11
Chiplet组装规则
贴片精度 · 底部填充 · 助焊剂残留 · 组装应力
Underfill组装
12
测试与可测性设计(DFT)规则
边界扫描 · BIST · 探针测试 · KGD规则
DFTBIST
13
Chiplet接口时序规则
跨Die同步 · 时钟分布 · 数据对齐 · 时序余量
时序同步
14
工艺设计套件(PDK)与规则文件
PDK作用 · LEF/DEF · Techfile · 解析方法
PDKLEF
15
EDA工具与规则检查流程
Cadence/Synopsys/Siemens · 流程搭建 · 自动化脚本
EDA自动化
16
Chiplet DRC实战案例(一)
2.5D封装DRC · 中介层规则 · 微凸点验证
2.5D案例
17
Chiplet DRC实战案例(二)
3D封装DRC · TSV规则 · 堆叠对准验证
3DTSV
18
Chiplet DRC实战案例(三)
Fan-Out封装 · RDL规则 · 扇出区域验证
Fan-OutRDL
19
规则检查中的常见错误与调试
DRC Violation分类 · 定位技巧 · Waiver管理 · 迭代优化
调试Waiver
20
Chiplet封装规则检查的标准化进展
IEEE标准 · JEDEC · UCIe联盟贡献
标准IEEE
21
异构集成与规则挑战
不同工艺节点 · 材料兼容性 · 混合键合规则
异构Hybrid Bonding
22
Chiplet封装的光学检查
光学检测 · X射线 · SAM · 缺陷判定
检测X-ray
23
Chiplet封装的机械可靠性规则
翘曲控制 · 剪切强度 · 振动冲击 · 寿命预测
机械翘曲
24
Chiplet封装的电气测试规则
开短路 · 漏电流 · 高速信号 · 老化测试
测试老化
25
规则检查的自动化与智能化
机器学习DRC · 规则自动生成 · 智能修复建议
AI自动化
26
Chiplet封装规则检查的文档管理
编写规范 · 版本控制 · 变更管理 · 团队协作
文档版本
27
成本与效益分析
良率影响 · 成本控制 · 规则优化收益 · ROI评估
ROI良率
28
Chiplet封装规则检查的未来趋势
AI规则引擎 · 数字孪生 · 3D IC复杂性 · 生态系统
趋势数字孪生
29
综合案例：完整Chiplet规则检查项目
项目背景 · 规则定义 · 检查执行 · 问题修复与验证
综合实战
30
课程总结与进阶路径
核心回顾 · 常见误区 · 学习资源 · 职业发展建议
总结进阶