4、物理设计规则检查（DRC）基础
各位同学，今天我们来聊聊DRC。说实话，我刚入行那会儿，觉得DRC就是个「找茬」的工具——这不行那不行，烦得很。直到有一次，我负责的一个Chiplet项目在流片前夜跑DRC，发现了一条微米级的金属线间距违规。当时觉得「就这一点，应该没事吧？」结果被老专家按住，硬是改了版图。后来芯片回来，那条线果然在高温下短路了。嗯，从那以后，我再也不敢小看DRC了。
4.1 DRC的概念与目的
DRC，全称Design Rule Check，设计规则检查。说白了，就是检查你的版图设计有没有违反工艺厂定下的规矩。
为什么要定这些规矩？你想想看，芯片制造是个物理过程。光刻、刻蚀、沉积，每一步都有物理极限。两条线靠得太近，光刻时可能连在一起；通孔做太小，刻蚀可能打不透。工艺厂把这些经验总结成规则，就是为了保证你的设计能造出来，而且能正常工作。
DRC的核心目的有三个：
- 确保可制造性——你的设计能不能被造出来
- 保证良率——造出来的芯片能不能用
- 避免可靠性问题——芯片用着用着会不会坏
我个人习惯把DRC比作「体检」。版图画完了，得去跑一遍DRC，就像人每年体检一样。查出问题不可怕，可怕的是不查。
核心观点：DRC不是用来限制你的，而是用来保护你的。它帮你把工艺风险挡在流片之前。
4.2 Chiplet封装中的DRC特殊性
传统芯片的DRC，大家都很熟悉了。但Chiplet封装中的DRC，跟传统芯片有很大不同。我刚开始做Chiplet项目时，就踩过这个坑。
传统芯片的DRC，检查的是晶圆厂工艺规则。比如金属层间距、通孔尺寸、有源区宽度等等。这些规则是固定的，工艺厂会提供完整的规则文件。
但Chiplet封装呢？它涉及的是封装级的设计规则。比如：
- 微凸块（Micro-bump）的尺寸和间距——这跟晶圆厂的金属规则完全不同
- 硅中介层（Interposer）上的布线规则——中介层有自己的工艺限制
- 芯片到芯片的互连规则——两个die之间的信号怎么走，间距多少
- 热机械应力规则——不同材料的热膨胀系数不同，封装后会不会裂
为什么会这样？因为Chiplet封装涉及多个工艺步骤。晶圆厂做die，封装厂做interposer，最后还要做组装。每一步都有自己的规则，而且这些规则之间还有耦合关系。
我记得有一次，一个Chiplet项目的die间距设计得太小。晶圆厂说没问题，封装厂也说没问题。结果组装时，两个die之间的underfill材料填充不均匀，产生了空洞。后来我们不得不重新设计，把间距加大。这就是典型的「跨工艺规则」问题。
注意：Chiplet封装中的DRC，不能只依赖晶圆厂的规则。你必须同时考虑封装厂的规则，以及两者之间的交互规则。
4.3 常见DRC规则分类
DRC规则种类很多，但大致可以分为以下几类。我按自己的经验，给大家梳理一下：
4.3.1 几何规则
这是最基础的规则，检查版图图形的几何尺寸。
| 规则类型 | 说明 | 常见检查项 |
|---|---|---|
| 宽度规则 | 金属线、通孔等的最小宽度 | 最小线宽、最小通孔直径 |
| 间距规则 | 同层或不同层图形之间的最小间距 | 金属间距、通孔间距 |
| 包围规则 | 通孔被金属包围的最小余量 | 通孔到金属边缘的距离 |
| 面积规则 | 某些图形的最小面积 | 金属块最小面积、有源区最小面积 |
这些规则，说白了就是「不能太细、不能太近、不能太小」。我在项目中遇到过最典型的案例：一个Chiplet的微凸块设计，凸块直径做小了5微米。DRC没报错，但封装厂说良率会下降。后来我们改回去了。
4.3.2 电气规则
几何规则保证能造出来，电气规则保证能工作。
- 电流密度规则——金属线能承受的最大电流，太细会烧断
- 天线效应规则——长金属线在刻蚀时积累电荷，可能击穿栅氧
- 闩锁效应规则——CMOS工艺中寄生PNP/NPN结构可能触发闩锁
- ESD规则——静电放电保护结构的尺寸和布局要求
嗯，这里要注意。Chiplet封装中，电气规则更复杂。因为die之间的互连路径更长，寄生参数更大。我曾经遇到一个项目，die之间的信号线电流密度规则没检查，结果高负载时金属线熔断了。从那以后，我每次都会专门检查跨die的电流密度。
4.3.3 工艺相关规则
不同工艺节点，规则不同。比如：
- 光刻规则——某些图形不能太复杂，否则光刻分辨率不够
- CMP规则——化学机械抛光要求金属密度均匀，否则会凹陷
- 刻蚀规则——深宽比太大，刻蚀可能不彻底
- 应力规则——大块金属会产生应力，影响下层器件
对于Chiplet封装，还有额外的工艺规则：
- TSV规则——硅通孔的尺寸、间距、深宽比
- RDL规则——再分布层的线宽线距
- Underfill规则——填充材料的流动路径和间隙要求
个人经验：工艺相关规则，最好跟工艺厂直接沟通。规则文件里写的是一回事，实际工艺能力是另一回事。我每次做新项目，都会跟工艺厂开一次「DRC规则对齐会」，把有疑问的规则一条条过一遍。
4.3.4 可靠性规则
这部分容易被忽视，但很重要。
- 电迁移规则——金属原子在电流作用下迁移，长期会断路
- 热循环规则——温度变化导致材料膨胀收缩，可能产生疲劳
- 湿度敏感规则——封装材料吸湿后可能分层
- 机械冲击规则——跌落、振动等机械应力下的可靠性
对于Chiplet，热机械应力尤其关键。不同die的材料不同，热膨胀系数不同。温度变化时，界面处会产生应力。我曾经见过一个Chiplet项目，因为没检查热应力规则，封装后经过几次温度循环，die之间的微凸块就开裂了。嗯，教训深刻。
4.4 知识体系总览
下面这张图，是我自己整理的DRC知识体系。你可以把它当作一个「检查清单」，做项目时对照着看。
这张图把DRC规则分成了四大类，外加Chiplet的特殊规则。你可以看到，几何规则和电气规则是基础，工艺规则和可靠性规则是进阶。而Chiplet的特殊规则，其实是这四类规则在封装场景下的延伸。
好了，DRC的基础就讲到这里。记住一句话：DRC不是找麻烦，是帮你省麻烦。下次你的版图被DRC报错时，别急着抱怨。仔细看看报的是什么错，想想为什么会有这个规则。你会发现，每一条规则背后，都是工艺厂用无数失败案例换来的经验。
一句话总结：DRC是芯片设计的「安全带」。系上它，你可能觉得不舒服；但不系它，出事的时候后悔都来不及。
可可精品资料库