VIP20

本课程属于：003-Chiplet封装 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

时序违例修复术：开发与项目实践

📚 共计 30 章节

时序分析基础

什么是时序违例？建立时间与保持时间的概念、时序路径的组成（起点、终点、组合逻辑）、时钟周期与频率的关系。

STA工具入门

主流STA工具介绍（PrimeTime、Tempus）、SDC约束文件基础、报告解读（setup/hold报告）、常见违例类型分类。

逻辑综合优化

逻辑级数概念、重定时（Retiming）技术、操作符平衡（Operator Balancing）、资源共享与逻辑复制。

物理综合与布局

拥塞对时序的影响、高扇出网络处理、时钟树综合（CTS）基础、布局阶段的关键路径优化。

时钟树综合（CTS）进阶

时钟偏差（Skew）与抖动（Jitter）、有用偏差（Useful Skew）技术、时钟门控（Clock Gating）对时序的影响、多时钟域交互。

布线后优化

布线资源对延迟的影响、串扰（Crosstalk）与噪声、IR Drop对时序的影响、ECO（Engineering Change Order）流程。

时序约束精讲

虚假路径（False Path）与多周期路径（Multicycle Path）、输入输出延迟约束、时钟分组与异步时钟处理、时序例外（Timing Exception）的合理使用。

建立时间违例修复（上）

降低组合逻辑延迟（单元替换、VT swap）、插入缓冲器（Buffer）与反相器（Inverter）、逻辑重组与重构。

建立时间违例修复（下）

流水线（Pipeline）插入、逻辑复制与扇出优化、面积与性能的权衡、实际项目案例分析。

流水线案例

保持时间违例修复

延迟插入（Delay Insertion）、有用偏差（Useful Skew）修复保持时间、数据路径加长技术、保持时间违例的预防。

多阈值单元（Multi-VT）库

HVT/SVT/LVT单元特性、低功耗与高性能的权衡、VT swap策略、库单元选择指南。

Multi-VT低功耗

驱动强度与单元尺寸调整

不同驱动强度单元的选择、单元尺寸递增（Upsize/Downsize）策略、负载与驱动能力匹配、面积与延迟的trade-off。

物理单元插入

延迟单元（Delay Cell）的使用、时钟缓冲器（Clock Buffer）与反相器（Clock Inverter）的选择、电平转换器（Level Shifter）对时序的影响。

物理Level Shifter

综合与布局阶段的时序预防

RTL代码风格对时序的影响、综合策略（Top-down vs Bottom-up）、布局规划（Floorplan）对时序的影响、Pin placement优化。

预防Floorplan

时钟门控（Clock Gating）优化

集成时钟门控（ICG）单元、门控使能信号的时序、门控时钟的Skew控制、低功耗与时序的平衡。

异步电路处理

同步器（Synchronizer）设计、MTBF（平均无故障时间）计算、异步FIFO的时序约束、CDC（时钟域交叉）验证。

片上变异（OCV）与先进时序分析

OCV概念、Derating因子设置、先进波形分析（AWP）、统计静态时序分析（SSTA）简介。

功耗与时序的协同优化

动态功耗与漏电功耗、电压频率缩放（DVFS）、电源门控（Power Gating）对时序的影响、多电压域设计。

先进工艺节点挑战

FinFET工艺特性、线延迟占比增加、电阻电容（RC）提取精度、工艺角（PVT Corner）的覆盖。

机器学习在时序修复中的应用

ML预测关键路径、自动VT swap工具、基于学习的布线优化、AI辅助的ECO生成。

时序收敛方法论

时序收敛流程（Timing Closure Flow）、迭代优化策略、关键路径的优先级排序、自动化脚本与Tcl编程。

Tcl脚本在时序修复中的应用

读取与解析时序报告、自动识别违例路径、批量单元替换脚本、生成ECO脚本。

ECO（Engineering Change Order）实战

功能ECO vs 时序ECO、金属层ECO流程、ECO单元库、实际项目ECO案例。

多场景与多模式分析

最佳/最差/典型工艺角、功能模式与测试模式、温度反转效应（TIR）、多场景时序收敛策略。

信号完整性（SI）与时序

串扰延迟（Crosstalk Delay）分析、噪声（Glitch）对时序的影响、屏蔽线（Shielding）技术、SI修复方法。

IR Drop与电迁移（EM）

动态IR Drop分析、电源网格设计对时序的影响、电迁移寿命评估、IR Drop修复技术。

层次化设计中的时序修复

模块级时序收敛、顶层时序集成、黑盒（Black Box）模型、接口时序约束。

层次化黑盒

时序验证与签核

STA vs 动态仿真、签核标准（Signoff Criteria）、时序报告的质量检查、常见误报（False Violation）分析。

实际项目案例分析（上）

高性能CPU设计中的时序挑战、低功耗IoT芯片的时序策略、AI加速器芯片的时序修复。

实际项目案例分析（下）

大型SoC的时序收敛经验、多次流片失败后的时序复盘、时序修复的常见误区与最佳实践。

SoC最佳实践