01
AXI总线概述
AXI协议基础 · AXI通道介绍 · AXI握手机制
基础协议
02
突发传输优化
突发长度与大小配置 · 地址对齐 · Wrap/Incr模式
性能突发
03
Outstanding传输
Outstanding概念 · 深度配置 · 乱序传输
并发乱序
04
数据宽度与时钟频率
总线宽度选择 · 时钟频率与吞吐量 · 跨时钟域
时钟宽度
05
互联与拓扑结构
共享总线 · Crossbar · Ring与Mesh拓扑
架构互联
06
QoS与优先级
AXI QoS信号 · 优先级仲裁 · 带宽分配
QoS仲裁
07
低延迟设计
减少握手延迟 · 流水线深度 · 关键路径优化
延迟流水线
08
写数据与写响应优化
写数据交织 · 写响应聚合 · 写通道合并
写优化聚合
09
读数据优化
读重排序 · 读预取 · 读缓存
读优化预取
10
原子操作与一致性
Locked/Exclusive · Cache一致性 · Snoop过滤器
原子一致性
11
窄传输与位操作
窄传输处理 · 字节使能 · 非对齐访问优化
窄传输位操作
12
AXI-Stream接口
Stream协议 · Stream↔Memory-Mapped · 性能优化
Stream接口
13
AXI-Lite接口
Lite协议特点 · Lite vs Full · 应用场景
Lite控制
14
AXI-ACE协议
ACE概述 · ACE与AXI区别 · 一致性域
ACE一致性
15
AXI-ACE-Lite协议
ACE-Lite协议 · 应用 · 性能考量
ACE-Lite轻量
16
AXI验证方法学
UVM框架 · AXI VIP · 覆盖率驱动验证
验证UVM
17
AXI性能建模
SystemC TLM · 性能仿真 · 瓶颈分析
建模TLM
18
AXI性能计数器
性能监控单元 · 计数器配置 · 数据分析
监控计数器
19
AXI与DDR控制器
DDR控制器接口 · AXI→DDR映射 · 带宽优化
DDR存储
20
AXI与PCIe
PCIe↔AXI桥接 · 地址转换 · 性能匹配
PCIe桥接
21
AXI与DMA
DMA控制器 · 描述符链 · 多通道DMA
DMA传输
22
AXI与GPU
GPU内存架构 · AXI与GDDR · 带宽需求
GPU图形
23
AXI与AI加速器
AI芯片内存层次 · 数据复用 · AXI定制化
AI加速器
24
AXI与网络芯片
网络包处理 · AXI与SerDes · 流控机制
网络SerDes
25
AXI低功耗设计
时钟门控 · 电源域划分 · 低功耗接口
低功耗门控
26
AXI安全机制
TrustZone · 安全/非安全域 · 保护信号
安全TrustZone
27
AXI错误处理
错误信号 · 错误恢复 · ECC与奇偶校验
错误ECC
28
AXI调试与追踪
调试接口 · 追踪协议 · 性能分析工具
调试追踪
29
AXI未来演进
CHI协议 · CXL协议 · AXI发展趋势
演进CHI
30
AXI实战案例
SoC集成案例 · 性能调优 · 问题排查
实战案例