首页
›
芯片设计与FPGA
›
002-AXI总线互连
›
《AXI互连工程开发实践》
VIP20
本课程属于:002-AXI总线互连
芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
AXI互连工程开发实践
📚 共计 30 章节
01
AXI总线概述
AXI的发展历史、AXI4与AXI3的区别、AXI在SoC设计中的地位。
基础
发展史
02
AXI通道详解
读地址通道、读数据通道、写地址通道、写数据通道、写响应通道。
通道
协议
03
AXI握手协议
VALID/READY握手机制、握手依赖关系、传输完成条件。
握手
控制
04
AXI传输类型
突发传输、固定地址传输、非对齐传输、原子访问。
传输
突发
05
AXI数据总线
数据总线宽度、窄传输、字节使能、数据交错。
数据
字节
06
AXI地址总线
地址映射、地址对齐、地址边界、地址计算。
地址
映射
07
AXI响应信号
OKAY响应、EXOKAY响应、SLVERR响应、DECERR响应。
响应
错误
08
AXI顺序模型
写顺序、读顺序、写后读顺序、读后写顺序。
顺序
一致性
09
AXI互连结构
共享总线架构、交叉开关架构、网络架构。
架构
互连
10
AXI互连设计
地址译码、仲裁机制、数据路径、控制路径。
设计
译码
11
AXI仲裁算法
固定优先级、轮询调度、加权轮询、动态优先级。
仲裁
调度
12
AXI地址译码
地址窗口、地址掩码、地址匹配、默认从机。
译码
地址
13
AXI数据宽度转换
窄到宽转换、宽到窄转换、字节序处理。
转换
宽度
14
AXI时钟域转换
异步FIFO、同步器设计、跨时钟域握手。
时钟
异步
15
AXI寄存器切片
流水线寄存器、切片深度、时序优化。
时序
流水线
16
AXI低功耗接口
时钟门控、电源门控、低功耗状态。
低功耗
门控
17
AXI QoS机制
优先级标记、服务质量等级、带宽分配。
QoS
带宽
18
AXI锁传输
独占访问、锁定访问、原子操作。
原子
锁
19
AXI一致性协议
缓存一致性、监听过滤、一致性引擎。
一致性
缓存
20
AXI验证方法学
UVM验证环境、AXI VIP、覆盖率驱动验证。
验证
UVM
21
AXI性能分析
延迟分析、吞吐量计算、带宽利用率。
性能
分析
22
AXI调试技术
协议检查器、性能监视器、跟踪调试。
调试
监视
23
AXI与AHB桥接
协议转换、时序适配、性能影响。
桥接
AHB
24
AXI与APB桥接
慢速外设接口、寄存器访问、中断处理。
APB
外设
25
AXI与ACE协议
ACE扩展、共享内存、分布式一致性。
ACE
一致性
26
AXI与CHI协议
CHI架构、CHI与AXI对比、演进趋势。
CHI
架构
27
AXI互连综合
综合策略、时序约束、面积优化。
综合
优化
28
AXI互连验证
验证计划、测试用例、回归测试。
验证
测试
29
AXI实战项目一
简单DMA控制器设计。
实战
DMA
30
AXI实战项目二
多主多从互连网络设计。
实战
互连
所属VIP或分类
同VIP:AXI互连DMA传输设计实战
同VIP:AXI互连时序收敛实战
同VIP:AXI互连系统化设计指南