VIP20

本课程属于：002-AXI总线互连 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

AXI互连时序收敛实战

📚 共计 30 章节

AXI总线基础

AXI4、AXI4-Lite、AXI4-Stream协议概述，通道与握手机制。

时序收敛概念

什么是时序收敛，为什么AXI互连是时序瓶颈，建立时间与保持时间。

互连拓扑结构

点对点、共享总线、Crossbar、Network-on-Chip (NoC) 拓扑对比。

关键路径分析

AXI互连中的典型关键路径（地址通道、数据通道、写响应通道）。

流水线插入策略

在AXI通道中插入寄存器（Register Slice）的原理与代价。

握手信号优化

VALID/READY信号的时序优化，反压（Backpressure）处理。

多路选择器优化

大型MUX的时序问题，采用One-Hot编码与树形结构。

地址译码逻辑

地址译码的时序优化，预译码与流水线译码。

译码流水线

数据宽度转换

AXI数据宽度不一致时的时序挑战，转换桥的实现。

宽度转换桥

时钟域交叉（CDC）

异步时钟域间的AXI互连，同步器设计与MCP。

逻辑综合中的时序优化选项，compile_ultra与retiming。

布局布线优化

物理综合，时钟树综合对AXI互连的影响。

布局时钟树

针对AXI互连的时序约束，虚拟时钟与输入输出延迟。

多周期路径

AXI互连中的多周期路径识别与约束。

多周期约束

伪路径约束

异步信号与测试模式的伪路径设置。

伪路径异步

时序报告分析

读懂PrimeTime/STA报告，定位AXI互连违例。

利用增量流程快速收敛，避免全盘重来。

低功耗与时序

时钟门控、电源门控对AXI互连时序的影响。

低功耗门控

片上总线标准

AMBA 5 CHI协议简介，与AXI的时序差异。

验证与仿真

时序仿真（后仿）的重要性，SDF反标。

片上网络（NoC）

NoC架构如何解决大规模互连的时序问题。

寄存器切片深度

如何权衡延迟与频率，选择最佳切片深度。

AXI乱序传输对时序的影响，ID管理。

仲裁器设计对时序的影响，优先级调度。

利用调试接口（如JTAG）观测AXI互连内部时序。

工艺角分析

不同PVT条件下的时序收敛策略。

统计静态时序分析（SSTA）

先进工艺下的时序统计方法。

机器学习在时序中的应用

ML辅助的互连优化与预测。

一个多主多从AXI互连的时序收敛全过程。

实战多主多从

Chiplet与Die-to-Die互连的时序挑战。