01
AXI总线基础
AXI4、AXI4-Lite、AXI4-Stream协议概述，信号定义与握手过程。
协议握手
02
DMA控制器架构
DMA内部模块划分，描述符链与环形缓冲区的设计思想。
架构描述符
03
AXI互连结构
AXI Interconnect的拓扑结构，地址映射与路由机制。
互连路由
04
DMA传输模式
内存到内存、内存到外设、外设到内存的传输流程。
传输模式
05
描述符链设计
描述符的数据结构定义，链式传输的启动与完成中断处理。
链表中断
06
多通道DMA
通道仲裁策略，优先级与带宽分配。
仲裁带宽
07
数据宽度与对齐
AXI数据总线宽度配置，非对齐传输的处理。
对齐位宽
08
突发传输
AXI突发类型（FIXED/INCR/WRAP），突发长度与地址边界。
突发边界
09
流控制与反压
AXI的Ready/Valid握手，DMA的流控机制。
流控反压
10
中断与事件管理
传输完成中断、错误中断，中断聚合与合并。
中断聚合
11
性能优化
流水线深度、预取策略、写合并与读合并。
优化流水线
12
低功耗设计
时钟门控、电源域划分，AXI的QoS信号使用。
低功耗QoS
13
错误处理
AXI错误响应（SLVERR/DECERR），DMA超时与重试机制。
错误重试
14
寄存器编程模型
控制寄存器、状态寄存器、描述符地址寄存器详解。
寄存器编程
15
硬件加速器集成
DMA与加密引擎、校验引擎的协同工作。
加速器协同
16
虚拟化支持
IOMMU/SMMU集成，多虚拟机场景下的DMA隔离。
虚拟化IOMMU
17
安全传输
TrustZone支持，安全与非安全世界的DMA访问控制。
安全TrustZone
18
调试与验证
AXI协议检查器使用，DMA传输的波形分析方法。
调试波形
19
仿真环境搭建
基于SystemVerilog的DMA测试平台，随机化验证策略。
仿真SystemVerilog
20
覆盖率驱动验证
功能覆盖点定义，断言编写与覆盖率收集。
覆盖率断言
21
FPGA原型验证
DMA设计的FPGA实现，上板调试技巧。
FPGA原型
22
性能基准测试
带宽测试、延迟测试，不同配置下的性能对比。
性能基准
23
常见问题排查
传输卡死、数据错误、性能不达标的排查方法。
排查故障
24
高级描述符
二维DMA（2D DMA），链式描述符的循环执行。
2D DMA循环
25
异构计算场景
DMA在CPU+GPU+NPU系统中的数据搬运角色。
异构GPU
26
实时性保障
确定性延迟设计，时间触发DMA传输。
实时时间触发
27
多核一致性
DMA与Cache的一致性协议，硬件一致性方案。
一致性Cache
28
可扩展性设计
模块化DMA设计，参数化配置生成不同规格。
可扩展参数化
29
标准化与合规
AMBA规范合规检查，DesignWare IP集成注意事项。
AMBA合规
30
未来趋势
CXL互连对DMA的影响，存算一体架构下的DMA演进。
CXL存算一体