VIP20
本课程属于：216-Cadence Allegro高速PCB设计工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

Allegro高速PCB信号完整性整改

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入与整改认知
目标=高速PCB信号完整性整改的目标 · 常见问题分类 · Allegro在整改流程中的角色定位
课程导入整改认知
02
Allegro整改环境与工具准备
目标=Constraint Mana… · Sigrity协同 · 叠层编辑器
Allegro整改环境
03
叠层与阻抗整改
目标=根据目标阻抗调整叠层结构 · 介质厚度 · 线宽线距
叠层阻抗整改
04
传输线拓扑与端接整改
目标=识别点对点 · 菊花链 · 星形拓扑问题
传输线拓扑端接整改
05
反射与振铃整改
目标=定位反射源 · 调整驱动强度 · 串联匹配
反射振铃整改
06
串扰整改
目标=分析近端/远端串扰 · 调整线间距 · 增加地线屏蔽
串扰整改目标=分析近端
07
地平面与回流路径整改
目标=检查跨分割 · 回流过孔不足 · 地平面裂缝
地平面回流路径整改
08
过孔与连接器整改
目标=过孔残桩 · 焊盘反焊盘 · 连接器引脚定义
过孔连接器整改
09
时序与等长整改
目标=建立时序约束 · 调整走线长度 · 蛇形绕线
时序等长整改
10
差分对整改
目标=差分阻抗 · 对内等长 · 对间等长
差分对整改目标=差分阻抗
11
电源完整性协同整改
目标=去耦电容布局 · 电源平面谐振 · 目标阻抗
电源完整性协同整…目标=去耦电容布…
12
EMI与屏蔽整改
目标=辐射源定位 · 屏蔽罩 · 滤波
EMI屏蔽整改
13
DDR接口信号完整性整改
目标=DDR3/4/5地址 · 数据 · 时钟
DDR接口信号完整性整…
14
高速串行接口整改
目标=PCIe · SATA · USB
高速串行接口整改PCIe
15
时钟与复位信号整改
目标=时钟抖动 · 复位毛刺 · 走线屏蔽
时钟复位信号整改
16
整改中的仿真验证
目标=使用Allegro Sigri… · 对比整改前后眼图与波形
整改仿真验证
17
整改中的测量与测试
目标=TDR · VNA · 示波器实测与Allegro仿真结果关…
整改测量
18
整改报告与文档
目标=在Allegro中导出整改前后… · DRC报告 · 仿真报告
整改报告文档
19
整改中的约束管理
目标=在Constraint Man… · 修改 · 验证电气约束
整改约束管理
20
整改中的布局优化
目标=器件摆放 · 去耦电容位置 · 连接器方向
整改布局优化
21
整改中的布线优化
目标=手工布线 · 自动布线 · 推挤
整改布线优化
22
整改中的过孔优化
目标=过孔类型 · 背钻 · 盲埋孔
整改过孔优化
23
整改中的铜皮与平面处理
目标=铜皮连接 · 热焊盘 · 平面分割
整改铜皮
24
整改中的层叠调整
目标=根据信号需求重新分配信号层 · 电源层 · 地层
整改层叠调整
25
整改中的EMC协同
目标=滤波器件 · TVS · 共模扼流圈布局
EMC整改
26
整改中的热设计协同
目标=高功耗器件布局 · 散热过孔 · 铜皮面积
整改热设计协同
27
整改中的DFM协同
目标=线宽线距 · 焊盘 · 阻焊
DFM整改
28
整改中的成本与周期权衡
目标=层数 · 过孔工艺 · 端接器件
整改成本
29
综合整改实战一
目标=针对DDR或PCIe典型问题 · 在Allegro中完成从问题定位到整…
综合整改实战一DDR
30
综合整改实战二
目标=针对多问题耦合场景 · 在Allegro中制定整改优先级 · 实施整改并输出最终验证报告
综合整改实战二目标=针对多问题…