VIP20

本课程属于：216-Cadence Allegro高速PCB设计工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Allegro DDR SI仿真与布线优化

共计 30 章节

可可资料掘金营 · 点击在线试看

课程导入与DDR SI问题全景

目标=DDR接口速率演进 · SI挑战 · Allegro工具链定位

DDR内存接口基础与拓扑结构

目标=DDR3/4/5电气特性 · Fly-by与T型拓扑 · 点对点与多负载差异

DDR内存接口基础

Allegro SI仿真环境搭建

目标=Sigrity/System… · 仿真流程 · 库与模型管理

DDR信号分类与仿真目标设定

目标=时钟 · 地址 · 命令

DDR信号分类

IBIS模型获取与验证

目标=DDR控制器与颗粒IBIS模型… · 模型完整性检查 · 引脚映射

IBIS模型获取

叠层与传输线建模

目标=DDR走线层选择 · 参考平面完整性 · 单端与差分阻抗目标

叠层传输线建模

DDR时钟信号SI仿真

目标=时钟拓扑 · 端接方案 · 抖动与偏斜分析

地址与命令总线仿真

目标=Fly-by拓扑下地址命令走线 · T型分支影响 · 端接电阻与ODT配置

地址命令总线仿真

数据总线DQ与DQS仿真

目标=点对点数据组 · DQS差分对 · 写均衡与读均衡

DQS与DQ时序关系仿真

目标=DQS-DQ偏斜 · 数据有效窗口 · 写电平化与读训练影响

DDR电源完整性基础与PDN建模

目标=VDD/VDDQ/VPP电源域 · 去耦电容网络 · 平面谐振

PDN阻抗仿真与优化

目标=Allegro PowerSI… · 电容布局优化 · 平面分割与过孔阵列

PDN阻抗仿真

同步开关噪声与串扰仿真

目标=SSN成因 · 串扰耦合路径 · 保护地线

同步开关噪声串扰仿真

反射与端接优化

目标=反射成因 · 源端与终端端接 · ODT动态配置

反射端接优化

过孔与连接器SI建模

目标=过孔stub效应 · 背钻 · 连接器引脚模型

DDR布线规则与约束管理器

目标=Allegro Constra… · 线长匹配 · 差分对规则

DDR布线规则

Fly-by拓扑布线优化

目标=地址命令走线长度匹配 · 分支长度控制 · 端接位置优化

Fly-by拓扑布线优化

数据组内与组间等长优化

目标=DQ/DQS组内等长 · 字节通道间等长 · Allegro等长绕线技巧与相位调整

数据组内组间等长优化

DDR时钟与选通信号布线优化

目标=时钟差分对布线 · DQS差分对对内偏斜 · 参考平面切换与回流路径优化

电源平面与地平面优化

目标=电源分割策略 · 地平面完整性 · 去耦电容摆放与过孔连接

电源平面地平面优化

DDR仿真与布线协同迭代

目标=仿真驱动布线修改 · 约束反标 · Allegro与Sigrity协同流…

DDR3实战案例

目标=某DDR3控制器到颗粒仿真与布… · 问题定位 · 端接调整

DDR3实战案例

DDR4实战案例

目标=DDR4 Fly-by拓扑仿真 · ODT配置优化 · 写均衡与读训练

DDR4实战案例

DDR5实战案例

目标=DDR5高速挑战 · DFE与决策反馈均衡 · PAM4信号仿真

DDR5实战案例

LPDDR与移动端DDR SI优化

目标=LPDDR4/5低功耗特性 · 封装内走线 · PoP结构

DDR时序预算与裕量分析

目标=建立保持时间预算 · 抖动与偏斜分配 · Allegro时序仿真报告解读与优化…

DDR时序预算

DDR SI仿真结果与实测 correlation

目标=仿真与示波器/TDR测量对比 · 模型精度校准 · Allegro仿真可信度提升

DDR布线优化检查清单与自动化

目标=Allegro规则检查 · 脚本自动化 · 报告生成

DDR布线优化检查清单

多负载与多Rank DDR仿真优化

目标=多Rank负载效应 · Rank间切换 · ODT与端接协同

课程总结与综合项目

目标=完整DDR子系统SI仿真与布线… · 从约束到验证全流程 · 成果交付与经验复盘

课程总结综合项目