VIP20
本课程属于：216-Cadence Allegro高速PCB设计工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

Allegro DDR高速存储板设计

共计 30 章节
可可资料掘金营 · 点击在线试看
01
DDR高速存储板设计全景
目标=从需求到量产 · 理解DDR在存储板中的角色 · 设计挑战与Allegro工具链定位
DDR高速存储板设计全…
02
DDR内存技术基础
目标=DDR3/DDR4/DDR5关… · 速率等级 · Fly-by与T型拓扑
DDR内存技术基础
03
存储板系统架构规划
目标=根据容量 · 带宽 · 成本选择DDR颗粒与通道数
存储板系统架构规…目标=根据容量
04
Allegro设计环境搭建
目标=创建工程 · 设置层叠 · 导入结构文件
Allegro设计环境搭建
05
DDR控制器与颗粒引脚映射
目标=理解Bank · Rank · 片选
DDR控制器
06
层叠与阻抗设计
目标=针对DDR信号选择层叠结构 · 计算单端与差分阻抗 · 设置铜厚与介质厚度
层叠阻抗设计
07
电源分配网络初步
目标=DDR电源域划分 · 去耦电容配置 · 电源平面分割与Allegro电源完整…
电源分配网络初步DDR
08
DDR信号分组与约束管理器
目标=在Allegro中创建总线 · 差分对 · 匹配组
DDR信号分组
09
地址/命令/控制信号布线
目标=Fly-by拓扑实现 · 分支长度匹配 · 端接电阻放置与Allegro拓扑编辑
地址命令
10
时钟信号布线
目标=差分时钟对布线 · 长度匹配 · 过孔设计
时钟信号布线目标=差分时钟对…
11
数据信号布线
目标=字节通道分组 · DQS与DQ长度匹配 · 同组同层规则
数据信号布线目标=字节通道分…
12
DDR电源完整性设计
目标=目标阻抗计算 · 电容选型与摆放 · 平面谐振分析
DDR电源完整性设计
13
信号完整性预布局仿真
目标=使用Allegro SI提取拓… · 设置激励 · 分析反射与串扰
信号完整性预布局…Allegro
14
时序分析与约束验证
目标=建立DDR时序模型 · 计算飞行时间 · 在Allegro中执行时序检查与报告…
时序分析约束验证
15
过孔设计与优化
目标=DDR信号过孔stub效应 · 背钻 · 过孔阻抗
过孔设计优化
16
DDR布线实战
目标=从控制器到颗粒的完整布线流程 · 包括扇出 · 区域布线
DDR布线实战
17
多Rank与多通道设计
目标=处理多个Rank的负载效应 · 片选布线 · 通道间隔离与Allegro复制布局
Rank多通道设计
18
DDR4设计专题
目标=DBI · CRC · CA parity
DDR4设计专题
19
DDR5设计专题
目标=决策反馈均衡 · DQS间隔 · 片内端接
DDR5设计专题
20
存储板热设计与机械协同
目标=DDR颗粒散热 · 风道规划 · Allegro与MCAD协同检查安装…
存储板热设计机械协同
21
设计规则检查与DFM
目标=运行Allegro DRC · 检查线宽线距 · 阻焊开窗
DFM设计规则检查
22
DDR测试与调试接口
目标=预留测试点 · JTAG · 眼图探测
DDR测试
23
仿真验证闭环
目标=结合SI/PI仿真结果迭代布局… · 在Allegro中更新约束并重新验证
仿真验证闭环SI/PI
24
设计评审与检查清单
目标=制定DDR设计评审项 · 使用Allegro检查表工具进行交叉…
设计评审检查清单
25
输出制造文件
目标=生成Gerber · 钻孔 · 贴片
输出制造文件Gerber
26
工程案例一
目标=四通道DDR4存储板从约束到布… · 重点解决Fly-by与等长问题
工程案例一DDR4
27
工程案例二
目标=DDR5高速存储板信号完整性优… · 针对眼图与抖动进行Allegro仿真…
工程案例二DDR5
28
工程案例三
目标=高密度存储板电源完整性设计 · 解决电源噪声与去耦电容布局难题
工程案例三目标=高密度存储…
29
调试与故障排查
目标=常见DDR初始化失败 · 数据错误 · 时序违例的Allegro辅助定位方法
调试故障排查
30
课程总结与进阶路线
目标=回顾核心技能 · 规划Allegro高级仿真 · 高速存储设计认证与持续学习路径
课程总结进阶路线