首页
›
芯片硬件与光电工程
›
009-先进封装与HBMChiplet制造
›
《TSV转接层关键尺寸DRC与制造可行性检查》
VIP6
本课程属于:009-先进封装与HBMChiplet制造
芯片硬件与光电工程 · 共 6 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
📘
TSV转接层关键尺寸DRC与制造可行性检查
共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入
目标=TSV转接层在2.5D/3D封… · 学习目标 · 课程整体框架与先修知识
课程导入
TSV
02
基础知识
目标=TSV · 转接层 · 关键尺寸
基础知识
TSV
03
TSV转接层工艺流程概览
目标=深孔刻蚀 · 绝缘层 · 阻挡层/种子层
TSV
转接层工艺流程概…
04
关键尺寸体系
目标=TSV直径 · 深度 · 深宽比
关键尺寸体系
TSV
05
设计规则检查基础
目标=DRC的作用 · 规则来源 · 规则文件结构
设计规则检查基础
DRC
06
TSV关键尺寸DRC规则
目标=最小直径 · 最大深宽比 · 最小间距
TSV
DRC
07
转接层RDL关键尺寸DRC规则
目标=最小线宽 · 最小线距 · 最小通孔尺寸
RDL
DRC
08
套刻与对准规则
目标=层间套刻精度 · TSV到RDL对准 · 背面露头对准
套刻
对准规则
09
制造可行性检查概述
目标=工艺窗口 · 良率 · 可靠性
制造可行性检查概…
目标=工艺窗口
10
深宽比与填充可行性
目标=电镀铜填充能力 · 空洞/ seams风险 · 深宽比与直径/深度组合的工艺限制
深宽比
填充可行性
11
应力与热机械可行性
目标=铜热膨胀系数失配 · KOZ · 应力对载流子迁移率与可靠性的影响
应力
热机械可行性
12
减薄与露头可行性
目标=晶圆减薄厚度控制 · TSV露头高度 · 背面工艺对关键尺寸的影响
减薄
露头可行性
13
绝缘层与阻挡层可行性
目标=台阶覆盖 · 厚度均匀性 · 漏电与击穿风险
绝缘层
阻挡层可行性
14
CMP与表面平坦化可行性
目标=碟形凹陷 · 侵蚀 · 铜残留
CMP
表面平坦化可行性
15
DRC规则文件编写方法
目标=规则语法 · 条件判断 · 参数化规则
DRC
规则文件编写方法
16
DRC验证流程
目标=从版图导入 · 规则deck选择 · 运行检查
DRC
验证流程
17
制造可行性检查流程
目标=工艺能力指数Cpk · 设计实验DOE · 工艺窗口验证与风险评级
制造可行性检查流…
Cpk
18
案例实战一
目标=单个TSV阵列的DRC检查与尺… · 识别间距 · 密度与深宽比违规
案例实战一
TSV
19
案例实战二
目标=转接层RDL布线DRC检查 · 修复线宽/线距 · 通孔包围与密度违规
案例实战二
RDL
20
案例实战三
目标=套刻与对准规则检查 · 分析层间偏移对良率的影响并调整设计
案例实战三
目标=套刻
21
案例实战四
目标=制造可行性综合评估 · 结合电镀 · 应力
案例实战四
目标=制造可行性…
22
常见DRC问题与调试
目标=误报 · 漏报 · 规则冲突
DRC
常见
23
常见制造可行性问题
目标=空洞 · 露头不足 · 铜污染
常见制造可行性问…
目标=空洞
24
工具与自动化
目标=主流DRC工具 · 脚本化检查 · 数据管理
工具
自动化
25
先进节点与三维集成挑战
目标=微凸块 · 混合键合 · 高密度TSV
先进节点
三维集成挑战
26
良率与可靠性协同优化
目标=DRC规则与工艺窗口的联合优化 · 统计方法 · 冗余设计与修复策略
良率
可靠性协同优化
27
成本与周期权衡
目标=关键尺寸收紧对工艺成本 · 掩模层数 · 测试与封装良率的影响
成本
周期权衡
28
综合项目
目标=给定转接层设计 · 完成DRC检查 · 制造可行性评估并输出优化方案与报告
综合项目
目标=给定转接层…
29
课程总结
目标=核心知识回顾 · 方法体系梳理 · 常见陷阱与最佳实践
课程总结
目标=核心知识回…
30
扩展学习与实战建议
目标=推荐阅读 · 工具练习 · 行业标准
扩展学习
实战建议
所属VIP或分类
同VIP:Chiplet异构集成与先进封装工程
同VIP:Fan-Out面板级封装翘曲、RDL与良率工程
同VIP:HBM堆叠封装架构、TSV互连与制造流程实战