VIP20

本课程属于：164-TI Jacinto与毫米波雷达智能汽车工程 智能汽车与新能源汽车工程 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

TI Jacinto域控高速互连与DDR性能工程

共计 30 章节

可可资料掘金营 · 点击在线试看

Jacinto域控平台高速互连与DDR性能工程导入

目标=课程目标 · Jacinto系列在域控制器中的定位 · 高速互连与DDR性能对系统带宽和实时…

Jacinto SoC架构与高速互连拓扑解析

目标=主域与MCU域划分 · 计算单元与加速器分布 · NoC/互连骨干结构

DDR子系统基础与Jacinto内存映射

目标=DDR4/LPDDR4/LPD… · Jacinto DDR控制器架构 · 内存映射与地址空间划分

高速互连协议与Jacinto内部总线

目标=AXI/ACE/CHI等协议在… · NoC服务质量与优先级 · 带宽仲裁机制

Jacinto高速互连协议

DDR性能关键指标与测量方法

目标=带宽 · 延迟 · 效率

DDR性能关键指标

Jacinto DDR控制器寄存器与初始化配置

目标=控制器寄存器概览 · 时序参数配置 · 刷新与ZQ校准

DDR颗粒选型与硬件设计约束

目标=颗粒容量与位宽 · Rank与Bank组织 · PCB走线与阻抗控制

DDR颗粒选型

DDR训练与校准实战

目标=写电平 · 读电平 · 读DQS门控

DDR时序参数与稳定性调优

目标=tCK · tRCD · tRP

DDR时序参数

DDR带宽与延迟优化方法

目标=Bank交错与地址映射 · 访问粒度与突发长度 · 预取与调度策略

多主设备并发访问DDR的带宽分配

目标=CPU · GPU · VPU

DDR多主设备并发访问

高速互连外设接口与DDR交互

目标=PCIe · USB · 以太网

DDR高速互连外设接口

Jacinto缓存一致性与DDR访问效率

目标=CPU缓存层级 · ACE与CCI · 缓存维护操作

DDR功耗管理与性能平衡

目标=自刷新 · 部分阵列自刷新 · 频率切换

DDR功耗管理

DDR错误检测、纠正与可靠性

目标=ECC · CRC · 奇偶校验

DDR错误检测

高速互连信号完整性与DDR眼图测试

目标=通道损耗 · 反射 · 串扰

DDR高速互连信号完整…

DDR性能分析工具链与Trace实战

目标=Jacinto SDK工具 · CCS调试 · PMU计数

典型域控场景DDR带宽需求建模

目标=多路摄像头输入 · AI推理 · 显示输出

DDR典型域控场景

AI推理负载下的DDR性能优化

目标=神经网络权重与激活值访问 · Tensor DMA · VPU/GPU访问模式

多屏显示与图形负载的DDR带宽优化

目标=显示控制器DMA · 帧缓冲布局 · 压缩与带宽节省

DDR多屏显示

摄像头与视觉流水线的DDR带宽优化

目标=ISP处理 · 图像金字塔 · 多路视频流

高速互连与DDR在功能安全中的设计

目标=ISO 26262要求 · 安全岛与DDR隔离 · 内存保护

DDR高速互连

DDR性能问题定位与调试案例

目标=带宽不足 · 延迟抖动 · 训练失败

DDR性能问题定位

高速互连拥塞与QoS调优案例

目标=NoC拥塞 · DDR队列溢出 · 优先级反转

QoS高速互连拥塞

DDR固件与启动优化

目标=启动阶段DDR初始化 · 固件配置 · 快速启动

DDR热管理与性能降额策略

目标=温度监测 · 温度补偿刷新 · 频率降额

Jacinto高速互连与DDR虚拟化支持

目标=Hypervisor · 虚拟机内存隔离 · DDR带宽分区

DDR性能基准测试与验收标准

目标=基准测试套件 · 带宽与延迟测试 · 压力测试

DDR性能基准测试

面向量产的DDR与高速互连工程化

目标=设计检查清单 · PCB评审 · 信号完整性验收

DDR面向量产的

目标=Jacinto域控高速互连与D… · 性能目标设定 · 测试方案设计

综合实战Jacinto