3. 传输线理论与SI分析基础

当信号速率进入百兆赫兹以上、边沿时间缩短到百皮秒量级时，PCB走线不再是可以忽略的“理想导线”，而必须按传输线处理。判断是否需要传输线模型，常用经验判据是走线长度与信号上升沿空间延展长度之比：若走线时延大于信号上升沿时间的约1/6，反射与振铃就会明显影响眼图。例如FR-4上信号传播速度约6 in/ns，一个上升沿100 ps的信号，其有效空间长度约0.6 in，那么超过约0.1 in的走线就应视为传输线。

传输线模型与特性阻抗

传输线的基本模型是分布参数：单位长度电感L与电容C，以及损耗电阻R和电导G。理想无损线的特性阻抗为 Z₀=√(L/C)，传播延迟为 t_pd=√(LC)，也可写成 t_pd=1/v，其中 v 是信号在介质中的传播速度。对微带线，Z₀主要由线宽W、介质厚度H和介电常数εr决定；对带状线，还受上下参考平面距离影响。工程上常用目标值：单端50 Ω，差分85～100 Ω。Z₀偏离目标会直接引起反射。

传播延迟与介电常数关系为 t_pd=√εr/c（单位长度），FR-4的εr约4.2～4.6，因此每英寸延迟约140～160 ps。等长匹配的本质是等时延，而不是等几何长度；当走线经过不同介质层或不同参考平面时，即使长度相同，时延也可能不同。

反射系数与端接策略

当传输线终端负载Z_L不等于Z₀时，会产生反射。反射系数定义为 Γ=(Z_L−Z₀)/(Z_L+Z₀)。开路时Γ=+1，短路时Γ=−1，匹配时Γ=0。反射波返回源端后再次反射，形成振铃，表现为眼图闭合、过冲和下冲。抑制反射的常用端接策略有：

• 源端串联端接：在驱动器输出端串接R_s≈Z₀−R_out，使源端阻抗与线阻抗匹配，适合点对点、单负载场景。
• 终端并联端接：在接收端并联R=Z₀到地或到VTT，吸收到达负载的能量，适合总线或多负载。
• 戴维南端接：用上下两个电阻分压到Z₀，兼顾匹配与静态功耗，适合TTL/CMOS总线。
• RC端接：电阻串电容到地，降低直流功耗，适合时钟或对功耗敏感的网络。

选择端接方式时，要同时考虑驱动能力、功耗、负载数量和拓扑。源端端接会降低到达负载的初始电压幅度，需要接收端有足够噪声容限；并联端接会持续消耗直流功率，但波形最干净。

PI噪声对眼图的影响路径

PI噪声不会直接改变信号逻辑，但会通过电源—信号耦合路径恶化眼图。典型路径是：电源分配网络（PDN）阻抗在某个频段偏高，负载电流突变在电源轨上产生ΔV=ΔI×Z_PDN的电压噪声；该噪声通过芯片输出驱动器的供电端调制输出电平，使高电平降低、低电平抬高，眼高减小；同时，噪声通过参考平面耦合到信号回流路径，改变有效阈值，造成抖动增加。地弹和同步开关噪声（SSN）就是典型表现。

因此，SI与PI必须协同：端接电阻的功耗会引入直流压降，去耦电容的布局影响高频阻抗，参考平面的完整性决定回流路径。眼图测量时，若眼高不足且伴随周期性电源纹波，应优先检查PDN阻抗和去耦网络，而不是只调端接。

协同设计要点

在实际项目中，建议先确定叠层与目标阻抗，再根据拓扑选择端接，最后用PDN阻抗曲线验证电源噪声。一个可执行的检查顺序是：确认走线是否超过1/6上升沿长度；测量或仿真Z₀是否在目标±10%内；检查端接电阻是否靠近源端或负载端；用矢量网络分析仪或TDR观察反射；用示波器配合去耦电容扫描观察眼图随PDN阻抗的变化。只有把传输线反射与电源噪声放在同一张眼图上分析，才能定位是SI端接问题还是PI阻抗问题。