1. 课程导入与协同设计认知
在低速电路里，信号完整性与电源完整性往往可以分开处理：信号线只要连通、电源只要电压正确，系统通常就能工作。但当速率进入 Gbps 量级、边沿时间缩短到几十皮秒、电源电流瞬态变化达到数十安培每纳秒时，这两件事就不再独立。信号在传输线上翻转时，负载电流必须由电源网络瞬时提供；而电源网络的阻抗、噪声与回流路径，又直接决定了信号眼图能否张开。本课程的核心，就是建立"SI 与 PI 必须协同设计"的工程认知，并给出可落地的分析、建模、验证方法。
一、SI 与 PI 的定义与边界
信号完整性（Signal Integrity, SI）关注的是信号在互连通道上传输后，其波形质量是否仍能被接收端正确识别。它研究的对象包括：传输线特性阻抗、反射、串扰、损耗、抖动、时序裕量、眼图等。判断 SI 是否达标，通常看接收端眼高、眼宽、抖动分解以及误码率是否满足协议规范。
电源完整性（Power Integrity, PI）关注的是从稳压模块到芯片焊球、再到片内晶体管之间的供电网络，能否在芯片动态取电时把电压波动控制在允许范围内。它研究的对象包括：目标阻抗、去耦电容网络、平面谐振、电源噪声、地弹、回流路径等。判断 PI 是否达标，通常看电源纹波、PDN 阻抗曲线是否低于目标阻抗、以及同步开关噪声是否在容限内。
两者的边界看似清晰，但在物理上高度重叠：信号的回流电流走的就是电源/地平面，参考平面的噪声会直接叠加到信号上；而信号翻转产生的瞬态电流，又是电源噪声的主要激励源。因此，把 SI 和 PI 当作两个独立课题，在高速设计中会系统性失效。
二、SI 与 PI 的耦合关系
耦合关系可以从三个层面理解。第一是物理层共享：信号走线与电源平面共用参考平面，平面上的阻抗不连续、分割缝隙、过孔反焊盘都会同时影响信号回流与电源分配。第二是激励与响应耦合：芯片输出级翻转时，电流经电源网络闭合，形成同步开关噪声（SSN），该噪声通过参考平面耦合进相邻信号，表现为抖动或误码。第三是参数耦合：去耦电容的等效串联电感（ESL）既决定 PDN 高频阻抗，也影响信号回流路径的高频连续性；过孔设计既改变信号阻抗，也改变电源过孔的并联电感。
下面这张图给出 SI 与 PI 在物理对象、激励路径与观测指标上的耦合关系，帮助建立整体认知。
三、为什么必须协同设计
协同设计的必要性来自三个工程事实。其一，噪声预算不可分割：接收端看到的眼图闭合，既可能来自通道损耗，也可能来自电源噪声引起的抖动，若分开优化，很容易在一边"过度设计"、另一边"预算超支"。其二，优化手段相互冲突：为改善 SI 而增加参考平面完整性、减少平面分割，往往同时有利于 PI；但为降低 PI 噪声而增加去耦电容、密集布置电源过孔，又可能挤占信号布线空间、引入过孔残桩。其三，验证必须联合：只做 SI 仿真会低估电源噪声带来的抖动，只做 PI 仿真则无法评估噪声对具体信号眼图的影响。
一个典型教学示例可以说明这一点。假设某 SerDes 通道速率 25 Gbps，UI≈40 ps，接收端眼高容限 60 mV。若单独做 SI 仿真，通道插损在 Nyquist 频率 12.5 GHz 处为 −14 dB，眼高约 110 mV，看似裕量充足。但若 PDN 在 80 MHz 附近存在平面谐振，电源噪声峰峰值达到 45 mV，经输出级调制后引入约 0.08 UI 的抖动，眼宽从 0.62 UI 压缩到 0.54 UI，同时眼高因参考噪声下降约 25 mV，实际眼高仅 85 mV，裕量大幅收窄。这个示例说明：SI 与 PI 的裕量必须放在同一预算表里核算。
四、典型工程场景
协同设计在以下场景中尤为关键：
- 高速串行链路：25G/56G/112G SerDes，通道损耗与电源噪声共同决定误码率。
- DDR 内存接口：并行总线对同步开关噪声敏感，电源地弹直接影响建立/保持时间。
- 大电流处理器供电：核心电流瞬态变化大，PDN 阻抗与封装电感决定电压跌落。
- 多电源域混合系统：模拟、数字、射频电源域之间的噪声耦合需要统一规划回流与隔离。
五、课程任务地图
本课程围绕"认知—建模—分析—协同—验证"的主线展开，共 30 章。前段建立 SI/PI 基础与耦合认知；中段分别深入传输线、串扰、PDN 阻抗、去耦网络、平面谐振等专题；后段进入协同设计方法，包括联合仿真流程、噪声预算分配、布局布线协同规则、测试验证与问题定位。学完后，你应能独立完成一条高速通道的 SI/PI 联合评估，并给出可执行的优化方案。