VIP10
本课程属于：086-RISC-V流水线CPU微架构 嵌入式基础与RISC-V · 共 10 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

RISC-V处理器内核功能仿真调试与实战

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
RISC-V与处理器基础
RISC-V指令集架构概述 · 处理器内核基本组成 · 开源生态与工具链介绍
RISC-V处理器基础
02
开发环境搭建
Verilator仿真器安装 · GTKWave波形查看器配置 · RISC-V GCC交叉编译工具链部…
开发环境搭建Verilator
03
处理器微架构入门
经典五级流水线（取指 · 译码 · 执行
处理器微架构入门经典五级流水线
04
取指单元设计
PC生成逻辑 · 指令存储器接口 · 分支预测基础（静态预测）
取指单元设计PC
05
译码单元设计
指令格式解析（R/I/S/B/U/J… · 立即数生成逻辑 · 控制信号生成
译码单元设计R/I/S/B/U/J
06
执行单元设计
ALU算术逻辑运算 · 移位操作 · 比较操作
执行单元设计ALU
07
访存单元设计
数据存储器接口 · 加载与存储指令（LB/LH/LW/L… · 非对齐访问处理
访存单元设计数据存储器接口
08
写回单元设计
结果选择逻辑 · 寄存器文件写入 · 写回冲突处理
写回单元设计结果选择逻辑
09
流水线冒险与解决
数据前推（Forwarding）技术 · 流水线停顿（Stall）机制 · 控制冒险处理
流水线冒险解决
10
控制与状态寄存器
CSR指令详解（CSRRW/CSRR… · 机器模式与用户模式 · 异常处理机制
控制状态寄存器
11
中断与异常处理
中断控制器设计 · 异常向量表 · 机器态异常处理流程（mepc/mca…
异常处理断控制器设计
12
存储器管理单元（MMU）
页表遍历 · 地址转换 · TLB设计与实现
MMU存储器管理单元
13
缓存（Cache）设计
直接映射缓存 · 组相联缓存 · 写策略（写直达/写回）
Cache缓存
14
总线接口与互联
TileLink协议入门 · AXI4-Lite接口实现 · 多主多从互联
总线接口互联
15
多周期指令支持
乘法（MUL/MULH）与除法（DI… · 硬件加速器接口
多周期指令支持MUL/MULH
16
原子操作与同步
LR/SC指令实现 · AMO（原子内存操作）指令 · 内存屏障（FENCE）
原子操作同步
17
压缩指令集（RVC）
16位指令解码 · 与32位指令的混编 · 面积优化策略
RVC压缩指令集
18
性能计数器与调试
硬件性能计数器（mcycle/min… · 调试模式（Debug Mode） · JTAG接口
性能计数器调试
19
功能仿真基础
Testbench结构 · 直接测试与随机测试 · 覆盖率驱动验证
功能仿真基础Testbench
20
指令集仿真器（ISS）
Spike模拟器使用 · 与RTL仿真结果比对 · 差分测试方法
ISS指令集仿真器
21
波形调试技巧
GTKWave高级用法 · 信号分组与颜色标记 · 断点与触发条件设置
波形调试技巧GTKWave
22
回归测试与CI
自动化测试脚本（Python/Mak… · GitLab CI集成 · 回归测试集管理
CI回归测试
23
FPGA原型验证
Vivado/Vitis流程 · FPGA资源约束 · 上板调试技巧（ILA/VIO）
FPGA原型验证
24
性能分析与优化
CPI分析 · 关键路径识别 · 时序优化策略
性能分析优化
25
RISC-V向量扩展（V扩展）
向量寄存器 · 向量指令格式 · 向量化编程模型
RISC-V向量扩展
26
安全扩展（PMP与TEE）
物理内存保护（PMP） · 可信执行环境（TEE）基础 · M-mode与S-mode隔离
PMPTEE
27
多核与一致性
多核启动流程 · 缓存一致性协议（MESI） · 原子指令在多核中的应用
多核一致性
28
低功耗设计技术
时钟门控 · 操作数隔离 · 功耗感知调度
低功耗设计技术时钟门控
29
开源RISC-V核实战
Rocket Chip · BOOM · SERV
RISC-V开源
30
项目实战
从零开始搭建一个RISC-V处理器仿… · 运行CoreMark与Dhrysto… · 撰写验证报告
项目实战RISC-V