首页
›
嵌入式基础与RISC-V
›
086-RISC-V流水线CPU微架构
›
《RISC-V五级流水线低功耗设计与实现实战》
VIP10
本课程属于:086-RISC-V流水线CPU微架构
嵌入式基础与RISC-V · 共 10 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
RISC-V五级流水线低功耗设计与实现实战
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导论与开发环境搭建
RISC-V指令集架构概览 · 低功耗设计的意义 · 开发工具链(Verilator
课程导论
开发环境搭建
02
五级流水线基础架构
取指(IF) · 译码(ID) · 执行(EX)
五级流水线基础架…
IF
03
流水线数据冒险与解决
数据冒险的产生原因 · 前递(Forwarding)技术实现 · 流水线停顿(Stall)机制
流水线数据冒险
解决
04
流水线控制冒险与分支预测
控制冒险分析 · 静态分支预测 · 动态分支预测(BTB)的简单实现
流水线控制冒险
分支预测
05
低功耗设计概论
动态功耗与静态功耗分析 · 功耗优化的宏观策略(时钟门控 · 电源门控
低功耗设计概论
动态功耗
06
时钟门控技术实战
组合逻辑时钟门控与寄存器时钟门控 · 在流水线各阶段插入时钟门控
时钟门控技术实战
组合逻辑时钟门控
07
操作数隔离技术
在译码和执行阶段减少无用翻转 · 数据选择器与使能信号的配合
操作数隔离技术
译码
08
门控时钟与操作数隔离的协同设计
两种技术的冲突与权衡 · 实际项目中的联合优化案例
门控时钟
操作数隔离的协同…
09
流水线寄存器低功耗设计
流水线寄存器使能控制 · 避免不必要的寄存器翻转
流水线寄存器低功…
流水线寄存器使能…
10
多电压域设计基础
电压域划分原则 · 电平转换器(Level Shifte…
多电压域设计基础
电压域划分原则
11
动态电压频率调整(DVFS)在RISC-V中的应用
DVFS原理 · 流水线频率与电压的协同调节
DVFS
RISC-V
12
电源门控(Power Gating)技术
电源开关单元设计 · 状态保持与唤醒逻辑
Power
Gating
13
低功耗存储子系统
指令缓存(ICache)与数据缓存(… · 存储体分组与子字线使能
低功耗存储子系统
ICache
14
低功耗乘法器与ALU设计
Booth编码与Wallace树 · 操作数门控与部分积压缩
ALU
低功耗乘法器
15
RTL级低功耗编码风格
避免锁存器 · 减少毛刺传播 · 状态机编码优化(One-hot vs…
RTL
级低功耗编码风格
16
综合工具的低功耗策略
Synopsys DC/Genus的… · 时钟门控插入流程
综合工具的低功耗…
Synopsys
17
功耗估算与仿真
基于VCD/SAIF文件的功耗分析 · PrimeTime PX与仿真流程
功耗估算
仿真
18
RISC-V指令集定制与功耗优化
压缩指令集(RVC)的功耗收益 · 自定义指令的微架构实现
RISC-V
指令集定制
19
流水线深度与功耗的权衡
3级 vs 5级 vs 7级流水线的…
流水线深度
功耗的权衡
20
异步电路与低功耗
异步流水线概念 · 在RISC-V中的适用场景与挑战
异步电路
低功耗
21
近阈值计算(NTC)技术
近阈值电压下的电路特性 · RISC-V在NTC下的设计考量
NTC
近阈值计算
22
低功耗验证策略
功耗感知验证 · 低功耗仿真库的使用 · UPF(Unified Power…
低功耗验证策略
功耗感知验证
23
物理设计中的低功耗
布局布线阶段的功耗优化 · 时钟树综合的低功耗考量
物理设计
低功耗
24
后仿与功耗签核
后仿时序与功耗联合分析 · IR Drop与EM分析
后仿
功耗签核
25
案例实战
基于RISC-V的IoT处理器低功耗…
案例实战
RISC-V
26
案例实战
基于RISC-V的IoT处理器低功耗…
案例实战
RISC-V
27
案例实战
基于RISC-V的IoT处理器低功耗…
案例实战
RISC-V
28
案例实战
基于RISC-V的IoT处理器低功耗…
案例实战
RISC-V
29
低功耗设计未来趋势
AI驱动的功耗优化 · 自适应电压调节 · 新型存储器的低功耗应用
低功耗设计未来趋…
AI
30
课程总结与项目答辩
项目展示 · 常见问题复盘 · 低功耗设计工程师的职业发展路径
课程总结
项目答辩
所属VIP或分类
同VIP:FPGA验证与调试RISC-V微架构时序优化实战
同VIP:RISC-V五级流水线CPU设计与时序验证
同VIP:RISC-V五级流水线处理器设计与功能仿真实战