1. 课程导论：3D NAND 与 DRAM 在存储体系中的定位、核心差异概述、课程目标与学习路径
1.1 存储体系中的定位：存储金字塔与角色分工
在现代计算系统中，存储器构成了一个层次分明的金字塔结构。从顶层的 CPU 寄存器到底层的机械硬盘，每一层都在速度、容量与成本之间做出权衡。DRAM 与 3D NAND Flash 分别占据着金字塔中两个关键且互补的位置：
- DRAM（动态随机存取存储器）：位于金字塔上层，紧邻 CPU 缓存。它以纳秒级访问速度提供易失性存储，是系统主内存（Main Memory）的核心。DRAM 的每一位数据都需要周期性刷新来维持，一旦断电，数据立即丢失。
- 3D NAND Flash（三维闪存）：位于金字塔中层，介于 DRAM 与机械硬盘之间。它以微秒级访问速度提供非易失性存储，是固态硬盘（SSD）、U 盘和移动设备存储的核心。3D NAND 通过垂直堆叠存储单元来突破平面微缩的物理极限，实现了高密度与低成本。
核心定位总结： DRAM 是计算过程中的“工作台”，追求极致速度；3D NAND 是数据的“仓库”，追求大容量与持久保存。
1.2 核心差异概述：从架构到工艺的鸿沟
尽管 DRAM 和 3D NAND 都属于半导体存储器，但它们在器件结构、工作机理、制造工艺和关键性能指标上存在本质差异。这些差异决定了各自不同的技术演进路线。
| 对比维度 | DRAM | 3D NAND Flash |
|---|---|---|
| 存储单元 | 1T1C（1个晶体管 + 1个电容） | 1T（1个浮栅/电荷俘获晶体管） |
| 易失性 | 易失（需周期性刷新） | 非易失（断电后数据保持） |
| 访问速度 | ~50 ns（纳秒级） | ~50 μs（微秒级，慢约1000倍） |
| 存储密度 | 依赖电容微缩（平面为主） | 依赖垂直堆叠层数（3D 结构） |
| 制造工艺核心 | 高深宽比电容刻蚀、沟槽/堆叠电容 | 多层薄膜沉积、高深宽比沟道孔刻蚀 |
| 关键挑战 | 电容漏电、刷新功耗、微缩极限 | 层数扩展、单元干扰、读写速度 |
工艺视角提示： DRAM 工艺的核心在于“电容”，如何在小面积内做出足够容量的电容是 DRAM 制造的最大挑战。而 3D NAND 工艺的核心在于“堆叠”，如何精确地沉积和刻蚀数十层甚至数百层薄膜是 3D NAND 制造的核心竞争力。
1.3 课程目标与学习路径
本课程旨在系统性地剖析 3D NAND 与 DRAM 在制造工艺上的根本差异，帮助学员建立从器件物理到量产工艺的完整知识框架。课程不追求面面俱到，而是聚焦于“差异”这一核心主线。
课程三大目标
- 理解器件原理差异：掌握 DRAM 1T1C 单元与 3D NAND 电荷俘获型单元的工作原理，以及这些原理如何驱动工艺选择。
- 掌握核心工艺模块对比：深入对比薄膜沉积、刻蚀、光刻、掺杂、平坦化等关键工艺在两种产品中的不同应用场景与挑战。
- 建立工艺集成思维：理解如何将单个工艺模块组合成完整的工艺流程，并能够分析工艺参数对器件性能和良率的影响。
推荐学习路径
本课程共 30 章，建议按照以下三个阶段循序渐进：
| 阶段 | 章节范围 | 学习重点 |
|---|---|---|
| 基础篇 | 第 1-8 章 | 器件物理基础、关键工艺模块（光刻、刻蚀、沉积）的差异对比 |
| 进阶篇 | 第 9-20 章 | 3D NAND 与 DRAM 的完整工艺流程详解、关键工艺参数与挑战 |
| 应用篇 | 第 21-30 章 | 良率提升、测试技术、未来技术路线（如 3D DRAM、PLC NAND） |
学习建议： 本课程涉及大量工艺参数和结构示意图。建议学员在学习过程中，将 DRAM 和 3D NAND 的对应工艺模块进行“并排对比”阅读，以加深理解。每章后的思考题请务必完成，它们是巩固知识的关键。