首页
›
半导体工艺与制造设备
›
012-芯片测试技术
›
《测试向量生成与BIST内建自测试联合设计课》
VIP20
本课程属于:012-芯片测试技术
半导体工艺与制造设备 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
测试向量生成与BIST内建自测试联合设计课
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导论
VLSI测试的重要性 · 测试成本分析 · 测试挑战概述
课程导论
VLSI
02
故障模型基础
固定型故障模型 · 跳变故障模型 · 桥接故障模型
故障模型基础
固定型故障模型
03
组合逻辑测试生成基础
D算法原理 · D算法步骤 · D算法示例
组合逻辑测试生成…
D算法原理
04
组合逻辑测试生成进阶
PODEM算法 · FAN算法 · SOCRATES算法
组合逻辑测试生成…
PODEM
05
时序逻辑测试生成
时序电路测试挑战 · 时序故障模型 · 时序ATPG方法
时序逻辑测试生成
时序电路测试挑战
06
测试压缩技术
测试数据压缩动机 · 基于编码的压缩 · 基于LFSR的压缩
测试压缩技术
测试数据压缩动机
07
BIST基本概念
BIST定义与架构 · BIST优势与局限 · BIST分类
BIST
基本概念
08
LFSR原理与应用
线性反馈移位寄存器原理 · LFSR多项式 · LFSR作为伪随机序列发生器
LFSR
原理
09
伪随机测试生成
伪随机序列特性 · 伪随机测试生成器设计 · 测试覆盖率分析
伪随机测试生成
伪随机序列特性
10
响应分析技术
特征分析原理 · 多输入特征寄存器 · 菊花链特征分析
响应分析技术
特征分析原理
11
BIST架构设计
STUMPS架构 · LOCST架构 · BIST控制器设计
BIST
架构设计
12
存储器BIST
存储器故障模型 · March算法原理 · March算法变体
BIST
存储器
13
逻辑BIST
逻辑BIST架构 · 逻辑BIST测试点插入 · 逻辑BIST测试调度
BIST
逻辑
14
BIST与扫描链结合
扫描链基础 · 扫描BIST架构 · 扫描BIST测试生成
BIST
扫描链结合
15
测试点插入技术
测试点类型 · 测试点插入策略 · 测试点对覆盖率的影响
测试点插入技术
测试点类型
16
确定性BIST
确定性BIST动机 · 基于LFSR重播种的BIST · 基于ROM的BIST
BIST
确定性
17
BIST调度与优化
测试时间最小化 · 测试功耗优化 · 测试资源分配
BIST
调度
18
测试向量生成与BIST联合设计动机
传统测试流程瓶颈 · 联合设计优势 · 联合设计挑战
BIST
测试向量生成
19
联合设计架构
联合设计顶层架构 · 测试控制器设计 · 测试向量存储器设计
联合设计架构
联合设计顶层架构
20
联合设计测试生成策略
ATPG与BIST协同生成 · 混合测试集生成 · 测试集分割策略
联合设计测试生成…
ATPG
21
联合设计中的测试压缩
联合压缩框架 · 基于字典的压缩 · 基于游程编码的压缩
联合设计
测试压缩
22
联合设计中的测试调度
联合测试调度模型 · 测试时间优化 · 测试功耗约束
联合设计
测试调度
23
联合设计中的测试点插入
联合测试点选择 · 测试点对ATPG与BIST的影响 · 测试点插入算法
联合设计
测试点插入
24
联合设计中的X-tolerance
X态来源 · X态对BIST的影响 · X-masking技术
X-tolerance
联合设计
25
联合设计中的诊断支持
故障诊断基础 · BIST诊断方法 · 联合诊断架构
联合设计
诊断支持
26
联合设计EDA工具流程
商业工具支持 · 开源工具介绍 · 联合设计脚本流程
EDA
联合设计
27
联合设计案例研究1
小型组合电路联合设计 · 设计步骤详解 · 实验结果分析
联合设计案例研究…
小型组合电路联合…
28
联合设计案例研究2
中型时序电路联合设计 · 设计步骤详解 · 实验结果分析
联合设计案例研究…
型时序电路联合设…
29
联合设计案例研究3
SoC系统级联合设计 · 多核BIST集成 · 测试访问机制设计
联合设计案例研究…
SoC
30
课程总结与未来展望
课程核心知识点回顾 · 新兴测试技术 · AI在测试中的应用
课程总结
未来展望
所属VIP或分类
同VIP:ATE测试参数配置与通信接口调优实战
同VIP:BIST内建自测试与ATE测试平台联合调试实战
同VIP:CP测试探针卡参数配置与良率分析实战课程