2. 故障模型基础：固定型故障模型、跳变故障模型、桥接故障模型、延迟故障模型
在数字集成电路测试领域，故障模型是连接物理缺陷与测试算法的桥梁。物理缺陷（如氧化物击穿、金属桥连、离子污染）种类繁多且难以直接建模，故障模型通过抽象将缺陷映射为逻辑级或时序级的电路行为变化，从而指导测试向量的生成与故障覆盖率的评估。本章系统阐述四种核心故障模型：固定型、跳变、桥接与延迟故障模型。
核心观点： 故障模型的选择直接影响测试质量（DPPM）与测试成本（测试向量长度、测试时间）。单一故障模型往往不足以覆盖所有实际缺陷，现代 DFT 设计常采用多模型联合策略。
2.1 固定型故障模型 (Stuck-At Fault Model, SAF)
固定型故障模型是最经典、应用最广泛的逻辑故障模型。它假设电路中的某条信号线永久性地固定在逻辑 0（Stuck-At 0, SA0）或逻辑 1（Stuck-At 1, SA1）上，忽略故障的物理成因与瞬态行为。
2.1.1 模型定义与假设
- 单固定型故障 (SSF)： 每次只考虑一个节点发生固定故障，这是最常用的假设，测试复杂度为 O(n)，n 为节点数。
- 多固定型故障 (MSF)： 允许同时存在多个固定故障，但测试复杂度呈指数增长，实际应用较少。
- 故障等价： 不同物理缺陷可能表现为相同的逻辑故障行为，通过故障等价合并可减少故障列表。
| 属性 | 描述 | 测试影响 |
|---|---|---|
| 故障基数 | 每个节点 2 个故障（SA0, SA1） | 故障列表大小 = 2 × 节点数 |
| 测试要求 | 故障激活 + 故障传播 | 需要同时控制与观测路径 |
| 覆盖率计算 | 检测到的故障数 / 总故障数 | 工业标准要求 > 98% |
| 局限性 | 无法覆盖时序、桥接、延迟缺陷 | 需与其他模型互补 |
工程提示： 在 ATPG 工具中，固定型故障模型通常作为基线模型。对于 CMOS 电路，SA0 对应 NMOS 管无法导通或 PMOS 管无法关断；SA1 则相反。理解晶体管级行为有助于诊断低覆盖率区域。
2.2 跳变故障模型 (Transition Fault Model, TF)
跳变故障模型用于检测电路中的时序缺陷，特别是信号在逻辑电平之间转换时出现的延迟异常。它假设某个节点的上升沿或下降沿转换速度过慢，导致在规定的时钟周期内无法完成正确的逻辑跳变。
2.2.1 模型分类与测试序列
- 慢上升故障 (Slow-to-Rise, STR)： 节点从 0→1 的转换延迟超过时钟周期。
- 慢下降故障 (Slow-to-Fall, STF)： 节点从 1→0 的转换延迟超过时钟周期。
- 测试序列要求： 需要两个连续的测试向量（V1, V2）：
- 初始化向量 V1： 将目标节点设置为与跳变方向相反的初始值。
- 启动向量 V2： 施加跳变条件，并在下一个时钟沿捕获响应。
| 对比维度 | 固定型故障 (SAF) | 跳变故障 (TF) |
|---|---|---|
| 故障行为 | 永久固定为 0 或 1 | 转换速度过慢 |
| 测试向量数 | 单向量 | 双向量（V1, V2） |
| 时钟周期数 | 1 个周期 | 至少 2 个周期 |
| 覆盖缺陷类型 | 短路、断路 | 晶体管驱动弱、阈值漂移 |
| 测试复杂度 | 低 | 中高（需考虑时序） |
注意： 跳变故障测试对时钟频率敏感。在低速测试下，慢转换可能被掩盖；在高速测试下，路径延迟累积可能导致误判。建议结合 at-speed 测试（工作频率下测试）与慢速测试进行交叉验证。
2.3 桥接故障模型 (Bridging Fault Model, BF)
桥接故障模型模拟电路中两条或多条信号线之间意外短路（桥接）的行为。随着工艺尺寸缩小，金属线间距减小，桥接故障的发生率显著上升，成为深亚微米及纳米工艺下的主要故障类型之一。
2.3.1 模型分类
- 无反馈桥接： 桥接的两条线之间不存在逻辑反馈路径，表现为线与（Wired-AND）或线或（Wired-OR）行为。
- 反馈桥接： 桥接路径形成反馈环路，可能导致电路振荡或记忆效应，测试难度大幅增加。
- 电阻性桥接： 桥接电阻非零，介于完全短路与开路之间，表现为电压分压行为，需模拟级建模。
| 桥接类型 | 逻辑行为 | 测试难度 | 典型缺陷 |
|---|---|---|---|
| 无反馈 (AND型) | 两线均为 1 时输出 1，否则 0 | 低 | 相邻金属线短路 |
| 无反馈 (OR型) | 两线均为 0 时输出 0，否则 1 | 低 | 相邻金属线短路 |
| 反馈桥接 | 可能振荡或锁存 | 高 | 跨逻辑门短路 |
| 电阻性桥接 | 电压分压，非逻辑电平 | 极高 | 部分短路、金属残留 |
关键挑战： 桥接故障的测试向量生成需要同时驱动两条桥接线到相反逻辑值（驱动线为 1，受害线为 0，或反之），并观察受害线的逻辑值是否被驱动线拉偏。这要求 ATPG 具备多节点协同控制能力。
2.4 延迟故障模型 (Delay Fault Model, DF)
延迟故障模型关注信号在路径上的传播时间是否超过时钟周期，导致电路在额定频率下无法正确工作。与跳变故障模型（关注单节点转换速度）不同，延迟故障模型更关注路径累积延迟。
2.4.1 主要延迟故障模型
- 路径延迟故障 (Path Delay Fault, PDF)： 考虑从输入到输出的完整组合路径上的总延迟。每条路径的延迟必须小于时钟周期。
- 分段延迟故障 (Segment Delay Fault, SDF)： 将路径划分为多个段，每个段单独建模，降低路径枚举的复杂度。
- 小延迟缺陷 (Small Delay Defect, SDD)： 由工艺偏差或电阻性开路引起的微小延迟增量，需高精度测试。
| 模型 | 粒度 | 路径数量 | 测试复杂度 | 适用场景 |
|---|---|---|---|---|
| 路径延迟 (PDF) | 整条路径 | 指数级（O(2^n)） | 极高 | 关键路径分析 |
| 分段延迟 (SDF) | 逻辑门级 | 线性 | 中 | 常规时序测试 |
| 小延迟 (SDD) | 门级 + 互连 | 线性 | 高 | 纳米工艺缺陷 |
工程实践： 在实际 DFT 项目中，延迟故障测试通常与 at-speed BIST 结合。通过内建时钟控制器（BCC）产生高速时钟脉冲，在功能模式下捕获路径延迟故障。建议优先覆盖设计中的 Top-N 关键路径（通常 N=100~1000）。
2.5 故障模型对比与选择策略
在实际 DFT 项目中，单一故障模型无法覆盖所有物理缺陷。下表总结了四种模型在关键维度上的对比，帮助设计者根据测试目标与成本约束选择合适的模型组合。
| 维度 | 固定型 (SAF) | 跳变 (TF) | 桥接 (BF) | 延迟 (PDF) |
|---|---|---|---|---|
| 缺陷覆盖 | 短路/断路 | 转换延迟 | 线间短路 | 路径累积延迟 |
| 测试向量数 | 1 | 2 | 2（需相反值） | 2（路径敏化） |
| 测试频率 | 慢速/任意 | at-speed | 慢速 | at-speed |
| 故障数量 | 2N | 2N | O(N²) | 指数级 |
| ATPG难度 | 低 | 中 | 中高 | 极高 |
| 工业应用 | 必选基线 | 高频必选 | 先进工艺必选 | 关键路径可选 |
推荐策略： 对于 28nm 及以下工艺节点，建议采用 SAF + TF + BF 三模型联合测试。SAF 保证基础覆盖率（>98%），TF 覆盖时序缺陷，BF 覆盖桥接缺陷。PDF 模型仅用于关键路径的专项分析，避免路径爆炸导致的测试成本失控。
2.6 本章小结
- 固定型故障模型是最基础的逻辑故障模型，适用于短路/断路缺陷，测试复杂度低，是 ATPG 的基线模型。
- 跳变故障模型关注单节点转换速度，需要双向量序列，适用于 at-speed 测试场景。
- 桥接故障模型模拟线间短路行为，分为无反馈/反馈/电阻性三类，在先进工艺中重要性日益增加。
- 延迟故障模型关注路径累积延迟，路径枚举复杂度高，通常仅用于关键路径分析。
- 多模型联合测试是工业界主流实践，需在测试质量与成本之间取得平衡。